特許
J-GLOBAL ID:200903090137176828
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
児玉 俊英
公報種別:公開公報
出願番号(国際出願番号):特願平11-319132
公開番号(公開出願番号):特開2001-135724
出願日: 1999年11月10日
公開日(公表日): 2001年05月18日
要約:
【要約】【課題】 層間絶縁膜15、17に接続孔19を開口した後、接続孔19内に有機化合物20を埋め込んだ状態で、接続孔19に連通する配線溝22を接続孔19上層に開口し、配線溝22および接続孔19に配線膜24を埋め込んで埋め込み配線を形成する方法において、層間絶縁膜17をエッチングして形成する配線溝22内にエッチング残渣が残存することを防止して、配線溝22内および接続孔19内での配線膜24の埋め込み不良を防止する。【解決手段】 2層の層間絶縁膜15、17の間に配線溝22形成時のエッチングストッパ膜16を形成し、エッチングストッパ膜16に達する位置で開口径寸法が最大となるように接続孔19を形成して、配線溝22形成時に層間絶縁膜17のエッチングにより露出する有機化合物20周囲にエッチング残渣が形成されるのを防止する。
請求項(抜粋):
半導体基板上に形成された導電層を覆う全面に第1の層間絶縁膜、エッチングストッパ膜および第2の層間絶縁膜を順次形成する第1の工程と、第2の層間絶縁膜上に形成した接続孔形成用のレジストパターンをマスクとして、上記第2の層間絶縁膜、上記エッチングストッパ膜、および上記第1の層間絶縁膜を上記導電層に到達するまで異方性エッチングして開口し、上記エッチングストッパ膜より上方での開口径寸法が該エッチングストッパ膜への到達点で最大となるように接続孔を形成する第2の工程と、上記接続孔内を埋め込んで上記第2の層間絶縁膜上の全面に有機化合物を形成し、上記第2の層間絶縁膜上の上記有機化合物を除去して上記接続孔内のみに残存させる第3の工程と、上記第2の層間絶縁膜上における上記接続孔を含む領域に抜きパターンを形成した配線溝形成用のレジストパターンをマスクとして、上記第2の層間絶縁膜を上記エッチングストッパ膜に到達するまで異方性エッチングして配線溝を形成し上記有機化合物上部を露出する第4の工程と、上記有機化合物を除去した後、上記配線溝とそれに連通して下方に形成される上記接続孔とに配線膜を埋め込んで上記導電層に接続形成する第5の工程とを有することを特徴とする半導体装置の製造方法。
IPC (4件):
H01L 21/768
, H01L 21/28
, H01L 21/283
, H01L 21/3065
FI (4件):
H01L 21/28 L
, H01L 21/283 P
, H01L 21/90 B
, H01L 21/302 J
Fターム (51件):
4M104AA01
, 4M104CC01
, 4M104DD07
, 4M104DD08
, 4M104DD09
, 4M104DD10
, 4M104DD16
, 4M104DD17
, 4M104FF21
, 5F004AA05
, 5F004AA09
, 5F004AA11
, 5F004BA14
, 5F004DA00
, 5F004DA01
, 5F004DA23
, 5F004DA26
, 5F004DB03
, 5F004DB07
, 5F004DB09
, 5F004EA15
, 5F004EA23
, 5F004EA26
, 5F004EA27
, 5F004EB01
, 5F004EB02
, 5F004EB03
, 5F033KK09
, 5F033KK11
, 5F033MM02
, 5F033NN32
, 5F033QQ04
, 5F033QQ09
, 5F033QQ12
, 5F033QQ13
, 5F033QQ16
, 5F033QQ19
, 5F033QQ25
, 5F033QQ31
, 5F033QQ33
, 5F033QQ37
, 5F033QQ48
, 5F033QQ93
, 5F033QQ94
, 5F033RR06
, 5F033RR09
, 5F033SS04
, 5F033SS11
, 5F033SS15
, 5F033TT02
, 5F033XX21
前のページに戻る