特許
J-GLOBAL ID：200903090147837342
増幅回路
発明者：
,
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平4-213995
公開番号（公開出願番号）：特開平5-235665
出願日： 1992年08月11日
公開日（公表日）： 1993年09月10日
要約：
【要約】【目的】 簡単な構成で実質適な高感度を実現する。【構成】 信号電荷を受ける第1のキャパシタC1と、この第1のキャパシタC1の電圧を受けるソースフォロワ回路と、このソースフォロワ回路の出力信号が第2のキャパシタC2を介してゲートに供給されるソース接地形態の増幅MOSFETQ5を含む反転増幅回路と、前記増幅MOSFETQ5のゲートとドレインとの間に設けられた帰還用の第3のキャパシタC3と、上記第1のキャパシタC1の信号電荷をリセットさせる間において上記増幅MOSFETQ5のゲートに所定のバイアス電圧を供給するスイッチ素子Q6とからなるものであり、上記増幅MOSFETQ5のドレインには、ゲートとソースとが接続されたディプレッション型MOSFETQ4が負荷手段として設けられ、かつこのディプレッション型MOSFETQ4のソースはその基板電位と同電位になっている。
請求項（抜粋）：
信号電荷を受ける第1のキャパシタと、この第1のキャパシタの電圧を受けるソースフォロワ回路と、このソースフォロワ回路の出力信号が第2のキャパシタを介してゲートに供給されるソース接地形態の増幅MOSFETを含む反転増幅回路と、前記増幅MOSFETのゲートとドレインとの間に設けられた帰還用の第3のキャパシタと、上記第1のキャパシタの信号電荷をリセットさせる間において上記増幅MOSFETのゲートに所定のバイアス電圧を供給するスイッチ素子とからなるものであり、上記増幅MOSFETのドレインには、ゲートとソースとが接続されたディプレッション型MOSFETが負荷手段として設けられ、かつこのディプレッション型MOSFETのソースはその基板電位と同電位になっていることを特徴とする増幅回路。
IPC (3件)：
H03F 3/50
, H04N 5/14
, H04N 5/335
