特許

J-GLOBAL ID：200903090159722273

液晶表示素子

発明者： 山田 ゆみ子 ,  庄子 雅人 ,  小川 盟子
出願人/特許権者： 株式会社東芝
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-014072
公開番号（公開出願番号）：特開平6-230414
出願日： 1993年01月29日
公開日（公表日）： 1994年08月19日
要約：

【要約】【目的】 階調表示の制御性を優れたものとし、また視角特性を向上させて、表示品位の高い液晶表示素子を実現する。【構成】 第1のTFT素子15および第2のTFT素子17により形成される電気抵抗を第2の表示領域の液晶セル21に直列に接続することにより、その電気抵抗の分圧により第1の表示領域の液晶セル19に印加される電圧による電界強度と第2の表示領域の液晶セル21に印加される電圧による電界強度との差を大きく取り、階調表示の制御性を優れたものとしまた視角特性を向上させることができる。しかも液晶セル19と液晶セル21との間での蓄積電荷の再分配などに起因した保持電圧の時間的低下や変動を避けることができる。

請求項（抜粋）：

複数のアドレス線と複数の信号線とから形成されるマトリックス配線と、前記信号線に入力端が接続され該信号線から入力された信号の出力端への導通を前記アドレス線から入力された信号に基づいて継断するスイッチング素子と、該スイッチング素子の出力端に接続された画素電極と、該画素電極に対向する対向電極と、前記対向電極および前記画素電極の間に挟持される液晶層とを有する液晶表示素子において、前記画素電極は少なくとも第1の表示領域の画素電極および第2の表示領域の画素電極に 2分割され、前記第2の表示領域の画素電極は薄膜トランジスタを 2つ組み合わせて形成される電気抵抗を介挿されて前記スイッチング素子の出力端に接続されるとともに、前記第1の表示領域の画素電極と並列に接続されていることを特徴とする液晶表示素子。