特許

J-GLOBAL ID：200903090190121482

半導体チップの検査装置および半導体チップの検査方法

発明者： 弓削 貴範
出願人/特許権者： ソニー株式会社
代理人 (1件)： 山口 邦夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-028777
公開番号（公開出願番号）：特開2002-231775
出願日： 2001年02月05日
公開日（公表日）： 2002年08月16日
要約：

【要約】【課題】 プローバーを用いたウェハーの検査を短時間で行えるようにする。【解決手段】 プローバー25には、ウェハー3上に隣接して形成される一方の半導体チップのメモリ回路の電極と接触してメモリ検査の信号の授受を行うメモリ検査用プローブ針22aと他方の半導体チップ3aのロジック回路の電極と接触してロジック検査の信号の授受を行うロジック検査用プローブ針22bが設けらたメモリ・ロジック検査用プローブカード22が取り付けられる。また、このメモリ・ロジック検査用プローブカード22に設けられたレーザ照射口22cを透過してリペア処置のためのレーザを半導体チップ3aに照射するレーザ照射装置23が設けられる。

請求項（抜粋）：

ウェハー上に形成された半導体チップの電極の配置に合わせてプローブ針が設けられ、前記電極に前記プローブ針を接触させて前記半導体チップの検査のための信号の授受を行うプローブカードを有するプローバーと、前記プローバーからの信号を受けて半導体チップの検査を行うテスターとを備えた半導体チップの検査装置において、前記プローブカードは、前記プローブ針として、前記半導体チップのメモリ回路の電極と接触してメモリ検査の信号の授受を行うプローブ針と前記半導体チップのロジック回路の電極と接触してロジック検査の信号の授受を行うプローブ針が設けられ、前記テスターは、前記プローバーからメモリ検査の信号を受けて前記半導体チップのメモリ回路の検査を行い、このメモリ回路の検査で検出された不良セルを予備セルに置き換えるための救済セル情報を作成してリペア処置を行うとともに、前記プローバーからロジック検査の信号を受けて半導体チップのロジックの検査を行う制御手段を備え、前記プローバーは、前記制御手段で作成した救済セル情報により半導体チップにレーザを照射して該半導体チップをリペアするリペア手段を備えたことを特徴とする半導体チップの検査装置。

IPC (4件)：

H01L 21/66 ,  G01R 1/06 ,  G01R 31/26 ,  G01R 31/28

FI (4件)：

H01L 21/66 B ,  G01R 1/06 E ,  G01R 31/26 J ,  G01R 31/28 K

Fターム (22件)：

2G003AA07 ,  2G003AA08 ,  2G003AA10 ,  2G003AG04 ,  2G003AH04 ,  2G003AH05 ,  2G011AA17 ,  2G011AE03 ,  2G132AA01 ,  2G132AA08 ,  2G132AB01 ,  2G132AF00 ,  2G132AF02 ,  2G132AL06 ,  2G132AL11 ,  4M106AA01 ,  4M106AA10 ,  4M106AB07 ,  4M106AD13 ,  4M106BA05 ,  4M106CA26 ,  4M106DD30