半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-265786
公開番号（公開出願番号）：特開平6-120353
出願日： 1992年10月05日
公開日（公表日）： 1994年04月28日
要約：

【要約】【目的】 EB直描を用いてスルーホールを形成する場合、エッチングの制御が容易な半導体装置の製造方法を提供すること。【構成】絶縁膜43上に窒化チタン膜45を形成する。窒化チタン膜45が電子線によってレジストが帯電することを防止する役目と絶縁層43をエッチングする際のマスクの役目をしている。窒化チタン膜45上にEB直描用レジスト47が形成されている。電子線によりEB直描用レジスト47を露光し、現像した後、EB直描用レジスト47をマスクとして窒化チタン膜45を選択的にエッチング除去する。そして窒化チタン膜45をマスクとして絶縁膜43を選択的にエッチング除去しスルーホール51を形成する。

請求項（抜粋）：

半導体基板上に形成された下層配線層上に絶縁層を形成する工程と、前記絶縁層上であって、前記絶縁層表面と接するように第1導電層を形成する工程と、前記第1導電層上であって、前記第1導電層表面と接するようにレジストを形成する工程と、前記レジストを電子線で露光した後現像する工程と、前記レジストをマスクとして前記第1導電層を選択的にエッチング除去する工程と、前記第1導電層をマスクとして前記絶縁層を選択的にエッチング除去し、前記下層配線層に到達するスルーホールを形成する工程と、前記スルーホール内に前記下層配線層と電気的に接続する第2導電層を形成する工程と、前記絶縁層上に前記第2導電層と電気的に接続する上層配線層を形成する工程と、を備えた半導体装置の製造方法。

IPC (2件)：

H01L 21/90 , H01L 21/28

引用特許：

審査官引用 (4件)

特開昭59-155149
特開平4-162451
特開昭61-214538

全件表示

前のページに戻る