DMOSトランジスタの製造方法

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：高橋敬四郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-192154
公開番号（公開出願番号）：特開2003-060204
出願日： 2002年07月01日
公開日（公表日）： 2003年02月28日
要約：

【要約】【課題】従来のDMOSトランジスタでは、トレンチ型構造に関して、側壁のドーピングは床部領域のドーピングと同時に行われる。【解決手段】本発明の方法では、トレンチ型構造の場合、側壁のドーピングを床部領域のドーピングに対して独立させることができる。また、側壁内で異なるドーピングが可能となる。DMOSトランジスタに関して、低オン抵抗に対しても高ブレークスルー電圧を生成でき、特にドライバ構造では、必要とされる空間を縮小できる。

請求項（抜粋）：

半導体ボデー(5)を含むDMOSトランジスタ(100)の製造方法において、前記トランジスタは表面層に第2伝導型のソース領域(10)とドレイン領域(80)と、第1伝導型の第1ウェル領域(20)と第2伝導型の第2ウェル領域(19)とを含み、前記第1ウェル領域(20)は前記ソース領域(10)を取り囲み、第2ウェル領域(19)は前記ドレイン領域を取り囲み、前記半導体ボデー(5)の表面層の表面に形成され、前記ソース領域(10)から延び,前記第1ウェル領域(20)を横切るゲート領域(35)を含み、前記表面層の前記半導体ボデー(5)の表面を始点とするトレンチ型構造が形成され、前記トレンチ型構造の床部領域(50)内には、第2伝導型のドーピングを第1不純物濃度で行い、前記トレンチ型構造のソース端側壁(40)内には、第2伝導型のドーピングを第2不純物濃度で行い、前記トレンチ型構造のドレイン端側壁(60)内には、第2伝導型のドーピングを第3不純物濃度で行う、ことを特徴とするDMOSトランジスタ(100)の製造方法。

IPC (3件)：

H01L 29/78 , H01L 21/336 , H01L 29/786

FI (5件)：

H01L 29/78 301 D , H01L 29/78 616 V , H01L 29/78 616 L , H01L 29/78 616 T , H01L 29/78 616 A

Fターム (39件)：

5F110AA13 , 5F110BB04 , 5F110BB12 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110EE09 , 5F110EE45 , 5F110FF02 , 5F110FF22 , 5F110GG02 , 5F110GG12 , 5F110GG52 , 5F110HJ13 , 5F110HJ14 , 5F110HM02 , 5F110HM12 , 5F110HM15 , 5F110NN02 , 5F110NN22 , 5F110QQ19 , 5F140AA25 , 5F140AB03 , 5F140AB07 , 5F140AC21 , 5F140AC36 , 5F140BC06 , 5F140BD18 , 5F140BF01 , 5F140BF04 , 5F140BG28 , 5F140BH05 , 5F140BH13 , 5F140BH30 , 5F140BK13 , 5F140BK14 , 5F140CB08 , 5F140CC07 , 5F140CE07

前のページに戻る