特許

J-GLOBAL ID：200903090256266061

半導体記憶装置及びその駆動方法

発明者： 加藤 剛久 ,  嶋田 恭博
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-192467
公開番号（公開出願番号）：特開2002-016232
出願日： 2000年06月27日
公開日（公表日）： 2002年01月18日
要約：

【要約】【課題】 蓄積用トランジスタに書き込まれているデータの消去動作を行なうことなく、データの再書き込みができるようにする。【解決手段】 メモリセルアレイの列方向に延びる第1のウエル領域W1 、W2 及び第2のウエル領域V1 、V2 が交互に設けられている。選択トランジスタPが形成されている第2のウエル領域V1 、V2 にDC電圧-Vp を印加すると共に、蓄積トランジスタQが形成されている第1のウエル領域W1 、W2 は接地しておく。1行目のワード線WL1 に+Vp を印加する一方、2行目のワード線WL2 に-Vp を印加して、1行目の選択トランジスタP11、P12をオンにすることにより1行目のアドレスを選択する。1列目の動作電圧供給線GL1 に2値データに対応して+Vp 又は-Vp を印加する一方、2列目の動作電圧供給線GL2 は接地する。これにより、アドレス11が指定されると共に、アドレス11のMFMIS型トランジスタの制御ゲート・ウエル間に±Vp の電圧が印加されるので、アドレス11のMFMIS型トランジスタに2値データが書き込まれる。

請求項（抜粋）：

強誘電体膜の上に形成されたゲート電極を有する電界効果型トランジスタからなるMFS型トランジスタ、強誘電体膜と誘電体膜との積層膜の上に形成されたゲート電極を有する電界効果型トランジスタからなるMFIS型トランジスタ、又は電界効果型トランジスタのゲート電極の上に強誘電体コンデンサが設けられてなるMFMIS型トランジスタから構成されており、データが蓄積される蓄積トランジスタと、電界効果型トランジスタから構成されており、前記蓄積トランジスタを選択する選択トランジスタとを備えた半導体記憶装置であって、前記蓄積トランジスタを構成する第1の電界効果型トランジスタの第1のウエル領域と、前記選択トランジスタを構成する第2の電界効果型トランジスタの第2のウエル領域とは互いに分離されており、前記第1の電界効果型トランジスタの第1のウエル領域にDC電圧を供給する第1の電圧供給線と、前記第1の電圧供給線に対して独立に設けられ、前記第2の電界効果型トランジスタの第2のウエル領域にDC電圧を供給する第2の電圧供給線とを備えていることを特徴とする半導体記憶装置。

IPC (2件)：

H01L 27/105 ,  G11C 11/22

FI (2件)：

G11C 11/22 ,  H01L 27/10 444 B

Fターム (14件)：

5F083FR02 ,  5F083GA01 ,  5F083GA09 ,  5F083JA14 ,  5F083JA38 ,  5F083JA40 ,  5F083JA43 ,  5F083MA06 ,  5F083MA16 ,  5F083NA08 ,  5F083PR22 ,  5F083PR23 ,  5F083PR33 ,  5F083PR40