特許
J-GLOBAL ID：200903090271526436
不揮発性メモリ及びその消去方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-144214
公開番号（公開出願番号）：特開平8-007584
出願日： 1994年06月27日
公開日（公表日）： 1996年01月12日
要約：
【要約】【目的】過消去セルを無くして確実に消去状態を達成すると共に、消去終了までの時間を短縮する。【構成】ソース電圧印加回路6を含む一括消去手段に、一括消去開始時点からの一括消去動作回数をカウントするカウント部を形成する消去制御レジスタ101及び消去回数カウント回路102と、互いな異なるパルス幅の消去制御パルスEP1〜EP3を発生する消去パルス発生部103と、上記一括消去動作回数に応じて消去制御パルスEP1〜EP3のうちの1つを選択しソース電圧印加回路6に供給する選択部を形成する論理ゲートG1〜G3及びトランジスタQ1〜Q3とを含む消去信号発生回路10を設ける。過消去セルが検出されると次の消去パルス電圧ECSのパルス幅を短くして消去を行う。
請求項（抜粋）：
浮遊ゲートを有する電界効果トランジスタで形成されて行,列マトリクス状に配置され選択状態のときそのときのモードに応じて記憶情報の書込み,読出し,消去を行う複数のメモリセルを含むメモリセルアレイと、このメモリセルアレイに含まれる全てのメモリセルを選択状態としてこれらメモリセルそれぞれに消去パルス電圧を印加し消去状態とする一括消去手段と、前記メモリセルアレイに含まれるメモリセルの中に過消去状態のメモリセルが存在するか否かを検出する過消去セル検出手段と、前記メモリセルアレイに含まれる全てのメモリセルを選択状態としてこれらメモリセルそれぞれを書き込み状態とする一括書込み手段とを有する不揮発性メモリであって、前記一括消去手段に、一括消去開始時点からの一括消去動作回数をカウントするカウント部と、前記メモリセルアレイの全メモリセルへの消去パルス電圧のパルス幅を前記カウント部による一括消去動作回数に応じて順次短くするパルス幅制御手段とを設けたことを特徴とする不揮発性メモリ。
引用特許：
前のページに戻る
