特許

J-GLOBAL ID：200903090303315084

半導体集積回路

発明者： 増田 千夏 ,  高橋 寛
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-203451
公開番号（公開出願番号）：特開平7-056771
出願日： 1993年08月17日
公開日（公表日）： 1995年03月03日
要約：

【要約】【目的】 ウオッチドッグフラグによるリセット信号の有意期間を必要な長さに設定でき、応用システム上で当該リセット信号にて確実にシステムリセットできる半導体集積回路を得る。【構成】 プログラマブルカウンタ、シフトレジスタ、コンデンサの充放電によるアナログタイマ等によるウオッチドッグフラグ解除用タイマを設け、ウオッチドッグフラグがセットされてから所定時間経過後にクリア信号を発生してそれをウオッチドッグタイマに入力し、ウオッチドッグフラグのクリアを行い、また外部より入力されるクリア信号を受けるクリア信号入力端子を設け、受けたクリア信号をウオッチドッグタイマに入力してウオッチドッグフラグのクリアを行う。

請求項（抜粋）：

半導体集積回路の状態を監視して、その異常を検出するとウオッチドッグフラグをセットするウオッチドッグタイマと、前記ウオッチドッグフラグで開閉され、前記ウオッチドッグフラグがセットされたときに、リセット端子のリセット信号を有意にするスイッチ手段とを備えた半導体集積回路において、前記ウオッチドッグフラグがセットされてから所定の時間経過後に前記ウオッチドッグフラグをクリアするためのクリア信号を発生し前記ウオッチドッグタイマに入力するウオッチドッグフラグ解除用タイマを設けたことを特徴とする半導体集積回路。