特許
J-GLOBAL ID:200903090317697265

超伝導集積回路とその駆動方法

発明者:
出願人/特許権者:
代理人 (1件): 工業技術院電子技術総合研究所長
公報種別:公開公報
出願番号(国際出願番号):特願平8-321305
公開番号(公開出願番号):特開平10-163857
出願日: 1996年12月02日
公開日(公表日): 1998年06月19日
要約:
【要約】【目的】 超伝導集積回路の電源を高効率化する。【構成】 ラッチ回路11の前段に設けられている組み合せ論理回路21には位相が180°異なる第一相、第二相脈流電源電流P1,P2の中の一方を、また、ラッチ回路11の後段に設けられている組み合せ論理回路21には他方を供給する。ラッチ回路11には後段の組み合せ論理回路21に供給される脈流電源電流P1またはP2よりも早く立ち上がる位相の脈流電源電流P1' またはP2' を供給する。ラッチ回路11と後段の組み合せ論理回路21の間に遅延回路12を設ける。遅延回路12の信号伝搬遅延時間を調整して、後段の組み合せ論理回路21に供給される脈流電源電流の供給以降にラッチ回路11のラッチ出力が当該後段の組み合せ論理回路に到達するようにする。
請求項(抜粋):
それぞれジョセフソン接合素子を用いて構成された複数の組み合せ論理回路と複数のラッチ回路とを有し,該複数の組み合せ論理回路は、周波数は同一であるが互いに所定の位相差を置いた第一相、第二相脈流電源電流の一方により駆動される群と他方により駆動される群とから成り,該組み合せ論理回路の各々は、それぞれに該脈流電源電流が供給された後に入力信号が印加されることで所定の論理演算をなし、論理演算結果信号を出力すると共に,上記複数のラッチ回路も、周波数が同一であって互いに所定の位相差を置いた第一相、第二相脈流電源電流の一方により駆動される群と他方により駆動される群とから成るが,該ラッチ回路の各々は、上記複数の組み合せ論理回路の中、該ラッチ回路の前段に設けられている組み合せ論理回路が出力した上記論理演算結果信号が該ラッチ回路の入力に先に到達している状態で該ラッチ回路に上記脈流電源電流が供給されたときに限り、該脈流電源電流が供給されたタイミングで該論理演算結果信号をラッチし、該論理演算結果信号を該ラッチ回路の出力として後段に設けられている組み合せ論理回路に受け渡すように構成されている直接結合型のラッチ回路となっている超伝導集積回路であって;上記組み合せ論理回路を駆動する上記第一相、第二相脈流電源電流を第一組の二相脈流電源電流としてこれを第一の二相脈流電源から供給し;上記ラッチ回路を駆動する上記第一相、第二相脈流電源電流を第二組の二相脈流電源電流として第二の二相脈流電源から供給すると共に;該第一組の二相脈流電源電流と該第二組の二相脈流電源電流との間に所定の位相差を設け,かつ、上記ラッチ回路と該ラッチ回路の後段の組み合せ論理回路の間に、ジョセフソン接合素子を用いて構成され、上記第一組の二相脈流電源電流と第二組の二相脈流電源電流との間の所定の位相差に応じて該ラッチ回路が出力するラッチ出力を遅延させる遅延回路を設けたこと;を特徴とする超伝導集積回路。
IPC (3件):
H03K 19/195 ZAA ,  H01L 39/22 ZAA ,  H03K 19/00 ZAA
FI (3件):
H03K 19/195 ZAA ,  H01L 39/22 ZAA K ,  H03K 19/00 ZAA A

前のページに戻る