特許
J-GLOBAL ID:200903090320529888
ディザ処理装置
発明者:
出願人/特許権者:
代理人 (1件):
岡本 宜喜
公報種別:公開公報
出願番号(国際出願番号):特願2001-165032
公開番号(公開出願番号):特開2002-359845
出願日: 2001年05月31日
公開日(公表日): 2002年12月13日
要約:
【要約】【課題】 離散コサイン変換により復号した画像データに生じたブロックノイズを除去する作用を備えたディザ処理装置を提供する。【解決手段】 処理対象となる画像データに対して1つのディザパターンが付加される範囲において、ブロックノイズの有無とそのパターンを解析し、基準となるディザパターンとそのパターンの一部または全ての画素各々に対して特定のオフセットを加算または減算して作成した複数のディザパターンとを予め用意し、複数のディザパターンの中からブロックノイズを軽減する作用を有するディザパターンを選択的に切り替えることにより、ディザ処理と同時にブロックノイズを軽減できる。
請求項(抜粋):
基準となるディザパターンと前記ディザパターンを構成する一部または全ての画素各々に対して特定のオフセットを加算または減算することで作成した複数のディザパターンとを発生させるパターン発生手段と、ブロック境界情報が示す離散コサイン変換のマクロブロックの境界と処理対象となる離散コサイン変換により復号された入力画像データに付加するディザパターンの境界とが一致するよう配置したディザマトリクスの境界において、パターン切り替え情報を出力し、かつ処理対象となる前記入力画像データを含むディザパターンにおいてブロックノイズが発生しているか否かと発生している場合にはブロックノイズのパターンをノイズパターン情報として出力するパターン切り替え情報発生手段と、前記パターン切り替え情報が示す画像表示位置において前記ノイズパターン情報に応じて前記パターン発生手段にて発生した複数の前記ディザパターンから最適なパターンを選択し選択ディザパターンとして出力するパターン選択手段と、前記選択ディザパターンと前記入力画像データと加算し出力画像データとして出力する加算器と、を備えることを特徴とするディザ処理装置。
IPC (6件):
H04N 7/30
, G06T 5/00 100
, H03M 7/30
, H04N 1/405
, H04N 1/409
, H04N 1/41
FI (6件):
G06T 5/00 100
, H03M 7/30 A
, H04N 1/41 B
, H04N 7/133 Z
, H04N 1/40 C
, H04N 1/40 101 C
Fターム (41件):
5B057CA08
, 5B057CB07
, 5B057CB16
, 5B057CE05
, 5B057CE06
, 5B057CG02
, 5B057CH09
, 5B057CH18
, 5B057DA17
, 5B057DB09
, 5B057DC30
, 5B057DC36
, 5C059KK03
, 5C059LA00
, 5C059MA00
, 5C059MA23
, 5C059TA01
, 5C059TA68
, 5C059TB07
, 5C059TC33
, 5C059TC42
, 5C059TD03
, 5C059TD05
, 5C059TD11
, 5C059UA05
, 5C077LL04
, 5C077LL19
, 5C077MP01
, 5C077NN08
, 5C077PP02
, 5C077RR09
, 5C078AA06
, 5C078BA57
, 5C078CA21
, 5C078DA02
, 5J064AA01
, 5J064BA16
, 5J064BB07
, 5J064BC08
, 5J064BC11
, 5J064BD01
前のページに戻る