特許

J-GLOBAL ID：200903090334888082

誘電体分離基板の製造方法

発明者： 中川 明夫 ,  古川 和由 ,  小倉 常雄 ,  丹沢 勝二郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-326742
公開番号（公開出願番号）：特開平9-199583
出願日： 1989年12月11日
公開日（公表日）： 1997年07月31日
要約：

【要約】 (修正有)【課題】 誘電体分離基板において、素子形成側の基板に対して長時間の研磨工程等を要することなく、素子形成用基板の厚さを十分に薄くする。【解決手段】 誘電体分離基板の製造方法において、第1のシリコンウェハ501上に酸化膜503を介してp- 型の第2のシリコンウェハ502を接着したのち、第2のシリコンウェハ502の表面にn+ 型の埋込み層511を拡散により形成し、次いで第2のシリコンウェハ502上にn- 型のエピタキシャル層505を形成し、次いでエピタキシャル層504の表面から絶縁膜503に達するトレンチ溝505を設け、エピタキシャル成長層504及び第2のシリコンウェハ502を島状に分離し、次いでトレンチ溝505に酸化膜506を介して多結晶シリコン膜507を埋込み形成する。

請求項（抜粋）：

第1のシリコンウェハ上に絶縁膜を介して高抵抗の第2のシリコンウェハを接着する工程と、前記第2のシリコンウェハの表面に高濃度不純物埋込み層を拡散により形成する工程と、前記第2のシリコンウェハ上に低濃度不純物エピタキシャル層を形成する工程と、前記エピタキシャル層の表面から前記絶縁膜に達する溝部を設け、前記エピタキシャル層及び第2のシリコンウェハを島状に分離する工程と、前記溝部に絶縁膜を埋込み形成する工程とを含むことを特徴とする誘電体分離基板の製造方法。

IPC (3件)：

H01L 21/762 ,  H01L 21/02 ,  H01L 27/12

FI (4件)：

H01L 21/76 D ,  H01L 21/02 B ,  H01L 27/12 B ,  H01L 27/12 F