特許
J-GLOBAL ID：200903090335649855
半導体集積回路、及び半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平6-175994
公開番号（公開出願番号）：特開平8-022694
出願日： 1994年07月05日
公開日（公表日）： 1996年01月23日
要約：
【要約】【目的】 本発明の目的は、ワイヤボンディング方式によるモード選択に比べてチップサイズの低減を図り、また、マスタスライス方式によるモード選択に比べて使用マスク数の低減を図るための技術を提供することにある。【構成】 ワイヤボンディング方式によるモード選択方式に比べてチップ占有面積の小さいヒューズ回路17を採用し、このヒューズ回路17のヒューズを熔断するか否かによって、セルフリフレッシュ機能を搭載するチップと、それを搭載しないチップとの品種展開を可能とする。ヒューズを熔断するか否かによって動作モードの選択設定を可能とし、マスタスライス方式によるモード選択の場合に比べて、使用マスク数の低減を図る。
請求項（抜粋）：
複数の動作モードを実現するための機能ブロックを含む半導体集積回路において、ヒューズが熔断されたか否かによって異なる論理レベルの信号を出力するためのヒューズ回路と、このヒューズ回路の出力論理に応じて上記機能ブロックの動作モードを選択するための論理回路とを含むことを特徴とする半導体集積回路。
IPC (3件)：
G11C 11/406
, H01L 27/04
, H01L 21/822
G11C 11/34 363 Z
, H01L 27/04 M
