特許
J-GLOBAL ID：200903090342084782
半導体記憶装置、及び通信制御システム
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平4-061468
公開番号（公開出願番号）：特開平5-234356
出願日： 1992年02月17日
公開日（公表日）： 1993年09月10日
要約：
【要約】【目的】 本発明の目的は、データ管理を容易にするとともにシステムの簡素化を図るための技術を提供することにある。【構成】 データの先入れ先出しを可能とする複数のメモリブロック1a〜1nが形成されたメモリセルアレイ2と、それに対して外部から当該メモリセルアレイのアドレス指定無しにワード長で順次データアクセスを可能とす第1ポート23と、外部からのアドレシングにより上記メモリセルアレイ内の任意のデータに対してワード長によるアクセス可能とする第2ポート24とを設け、論理的にブロック化されたデータの管理の容易化、及び管理効率の向上を図る。また、メモリセルアレイ内の任意のデータに対してワード長によるアクセスを可能とすることによって、後段へのバッファメモリの配置を不要とする。
請求項（抜粋）：
ワードデータの先入れ先出しを可能とする複数のメモリブロックが形成されたメモリセルアレイと、このメモリセルアレイに対して外部から当該メモリセルアレイのアドレス指定無しにワード長で順次データアクセスを可能とす第1ポートと、外部からのアドレシングにより上記メモリセルアレイ内の任意のデータに対してワード長によるアクセス可能とする第2ポートと、データブロック毎に上記メモリブロックの切換え制御を行う制御手段とを含むことを特徴とする半導体記憶装置。
IPC (3件)：
G11C 7/00 318
, G06F 15/16 310
, H04L 29/10
