特許
J-GLOBAL ID：200903090344259180
フラッシュメモリ、およびそれと接続するプロセッサ
発明者：
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-201765
公開番号（公開出願番号）：特開平8-063446
出願日： 1994年08月26日
公開日（公表日）： 1996年03月08日
要約：
【要約】【目的】 プロセッサとフラッシュメモリを含む情報処理装置を提供し、かつフラッシュメモリの制御信号、消去/プログラム完了信号を外部で処理するための外部論理を不要とする。【構成】 フラッシュメモリのチップセレクト信号106、出力イネーブル信号107、消去/プログラム完了信号111のインターフェース信号端子をプロセッサ101に設ける。
請求項（抜粋）：
プロセッサLSI、フラッシュメモリLSIを含み該プロセッサLSIの出力端子であり、同時に該フラッシュメモリLSIの入力端子であり、該プロセッサがフラッシュメモリをアクセスするときに論理値1となる第一の制御信号を有し、該プロセッサLSIの出力端子であり、同時に該フラッシュメモリLSIの入力端子であり、該フラッシュメモリのデータ端子への信号ドライブを指示する第二の制御信号を有し、該フラッシュメモリLSIの出力端子であり、同時に該プロセッサLSIの入力端子であり、該フラッシュメモリLSIのプログラム完了、あるいは消去完了を通知し、その通知によりプロセッサの割り込みが発生する第三の制御信号を有することを特徴とする情報処理装置。
IPC (2件)：
G06F 15/78 510
, G11C 16/06
