特許
J-GLOBAL ID：200903090355732716
印刷回路基板の設計方法、印刷回路基板及び印刷回路基板を備える電子機器
発明者：
出願人/特許権者：
代理人 (1件)：
大塚 康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-205513
公開番号（公開出願番号）：特開平9-054788
出願日： 1995年08月11日
公開日（公表日）： 1997年02月25日
要約：
【要約】【課題】 多ピンのリードを持つICを多層印刷回路基板に代えて2層印刷回路基板上に実装した場合において、電源ラインが主な原因で発生する放射ノイズの発生を小さくする。【解決手段】 絶縁基部100を介して表面1aと裏面1bに印刷回路パターンを形成した2層プリンタ配線板1上に電子回路素子を実装するために、表面にランド8を配設し、電子回路素子の内側部位まで接地パターン2を延設し、基幹の基幹電源パターン5を配設し、基幹電源パターンから分岐し、電子回路素子の内側部位まで延設し、スルーホール6を介してランドの一部に電源分岐パターン3を接続し、電源分岐パターン近傍に配設されるバイパスコンデンサとの間で形成されるインダクタンスよりも電源分岐パターンと基幹電源パターンとの間で形成されるインダクタンスが大きくなるようにインダクタンスパターンを形成する。
請求項（抜粋）：
絶縁基部を介して表面と裏面に印刷回路パターンを形成した2層プリント配線板上に4方向に複数のリード素子を有する電子回路素子を実装するための印刷回路基板の設計方法であって、前記電子回路素子の実装のために前記表面にランドを配設し、前記電子回路素子の内側部位まで接地パターンを延設し、前記表面または前記裏面に基幹電源パターンを配設し、前記基幹電源パターンから分岐して、前記電子回路素子の内側部位まで延設する電源分岐パターンを配設し、スルーホールを介して前記ランドの一部に対して接続し、前記電源分岐パターン近傍に配設されるバイパスコンデンサとの間で形成されるインダクタンスよりも、前記電源分岐パターンと前記基幹電源パターンとの間で形成されるインダクタンスが大きくなるインダクタンスパターンを形成することを特徴とする印刷回路基板の設計方法。
IPC (3件)：
G06F 17/50
, H05K 1/16
, H05K 3/00
G06F 15/60 658 M
, H05K 1/16 B
, H05K 3/00 D
