特許

J-GLOBAL ID：200903090364325937

PLL、並びにビデオ信号記録装置

発明者： 江崎 邦裕 ,  山村 高也
出願人/特許権者： ソニー株式会社
代理人 (1件)： 杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平7-351817
公開番号（公開出願番号）：特開平9-186589
出願日： 1995年12月27日
公開日（公表日）： 1997年07月15日
要約：

【要約】【課題】 入力信号の位相が大きく変化した時の追従時間を短縮し、また、下位分周器からの出力信号の周期を安定に保持する。【解決手段】 PLLの分周器が下位カウンタ20および上位カウンタ21により構成される。下位カウンタ20およびデコーダ23によって周波数Naのクロックが1/Lに分周され、上位カウンタ21およびデコーダ22によって、1/Hの分周がなされる。PLLによりN(=L×H)てい倍された出力信号が形成される。入力信号の位相変化が大きい場合では、入力信号のエッジ検出信号をロード信号として、ロード値制御回路25からのロード値例えば0が上位カウンタ21にロードされる。一方、下位カウンタ20は、ロードされない。それによって、Nてい倍された出力の入力信号の位相変化に対する追従時間を短縮でき、また、下位カウンタ20の出力信号の周期を安定に保つ。

請求項（抜粋）：

入力信号の周波数のNてい倍の周波数の出力信号を生成するPLLであって、第1の出力信号を発生する制御可能な発振手段と、上記第1の出力信号を分周する分周手段と、入力信号と上記分周手段の出力信号とを位相比較し、その比較出力をループフィルタを介して上記発振手段に制御信号として供給する比較手段とを備え、上記分周手段は、下位側の分周器および上位側の分周器を含む複数の分周器により構成され、上記下位側の分周器から第2の出力信号が取り出されると共に、上記入力信号の位相と上記第1の出力信号の位相のずれ量が所定範囲に達する時に、上記上位側の分周器をリセットするようにしたことを特徴とするPLL。

IPC (3件)：

H03L 7/199 ,  H03L 7/08 ,  H04N 5/91

FI (3件)：

H03L 7/10 G ,  H03L 7/08 N ,  H04N 5/91 D