特許

J-GLOBAL ID：200903090393741613

MRAM装置における、望ましくないプログラミングを阻止する方法

発明者： マルティン,フライターク ,  シュテファン,ラマーズ ,  ディートマー,ゴーグル ,  トーマス,ロエール
出願人/特許権者： インフィネオン テクノロジーズ アクチエンゲゼルシャフト
代理人 (1件)： 原 謙三 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-331484
公開番号（公開出願番号）：特開2002-203388
出願日： 2001年10月29日
公開日（公表日）： 2002年07月19日
要約：

【要約】【課題】 散乱磁場による、選択メモリセルに隣接しているメモリセルのプログラミング不能を、確実に且つ簡単に阻止できるような、MRAM装置における望ましくないプログラミングを阻止する方法を提供する。【解決手段】 ビット線BL2を流れる電流IBL2 は、ビット線BL3とワード線WL1との交差部にあるMTJメモリセルl3 に散乱磁場を発生させる。そこで、本発明では、この散乱磁場の影響を抑制するため、ビット線BL3に適当な補償電流IBL3 を流し、この補償電流IBL3 により発生する補償磁場によって、MTJメモリセルl3 における散乱磁場を打ち消すようになっている。

請求項（抜粋）：

メモリセルフィールド内のメモリセル(l;ll ,l2 .....)がワード線(WL)またはプログラミング線(PRL)とビット線(BL)との間の少なくとも1つの面内にあるMRAM装置における、望ましくないプログラミングを阻止する方法であって、選択対象のメモリセル(l2 )に属するワード線(WL1)とビット線(BL2)とにプログラミング電流(IWL,IBL2 )を送り、プログラミング電流(IWL,IBL2 )が、選択対象のメモリセル(l2 )に隣接している少なくとも1つのメモリセル(l3 ,l5 )にも、そこで散乱磁場として作用する磁場を発生させるようにした前記方法において、ワード線あるいはプログラミング線(PRL)、またはビット線(BL3,BL5)、または前記隣接している少なくとも1つのメモリセル(l3 ,l5 )の別個の線(SL)に、散乱磁場に反作用する補償磁場を提供する補償電流を流すことを特徴とする方法。

IPC (4件)：

G11C 11/15 ,  G11C 11/14 ,  H01L 27/105 ,  H01L 43/08

FI (4件)：

G11C 11/15 ,  G11C 11/14 E ,  H01L 43/08 Z ,  H01L 27/10 447

Fターム (1件)：

5F083FZ10