特許
J-GLOBAL ID：200903090406918615
同時切替制限器
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-099103
公開番号（公開出願番号）：特開平6-044149
出願日： 1992年04月20日
公開日（公表日）： 1994年02月18日
要約：
【要約】【構成】 データバスに出力するデータを切替えるための制御信号を複数段に遅延させた制御信号、または、一つのクロック信号のタイミングを複数段にずらせた制御信号を生成し、この制御信号によってデータバスに出力するデータを1ビット単位または数ビット単位に分割してデータ保持部またはデータ改修部に取込む。【効果】 信号レベルを同時に変化させてデータバスに出力するときのビット数を大幅に減少させることができ、従って、データバスに発生するノイズのレベルを低下させて、装置の誤動作を防止できる。
請求項（抜粋）：
データバスに出力するデータを整えるための数段階の遅延差を有する制御信号を出力するデータ整備制御信号遅延部と、前記データバスに送出するデータを1ビット単位または数ビット単位に前記データ整備制御信号遅延部からの前記制御信号によって取込むかまたは取込んだデータを保持して出力するデータ保持部とを備えることを特徴とする同時切替制限器。
IPC (3件)：
G06F 13/00 301
, G06F 3/00
, G06F 13/36 310
