特許
J-GLOBAL ID：200903090429343938
電子デバイス試験・測定装置、およびそのタイミングならびに電圧レベル校正方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
久保田 千賀志 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-316572
公開番号（公開出願番号）：特開平6-148279
出願日： 1992年10月30日
公開日（公表日）： 1994年05月27日
要約：
【要約】【目的】 複数の試験信号パターンの入出力タイミングの校正、電圧レベルの校正等を、簡単な回路で、高精度かつ短時間に行うことができる上記試験・測定装置およびその校正方法を提供する。【構成】 タイミング生成回路(キャプチャタイミングジェネレータ14)を有するユニット(タイミングベクタジェネレータ1)が複数設けられており、かつ例えば前記各ユニットの外部に共通の基準タイミング回路(ゴールデンエッジジェネレータ5)を有してなる電子デバイス試験・測定装置に係り、?@前記各タイミング生成回路のタイミングと、前記基準タイミング回路のタイミングとの遅れ・進みを比較するタイミング比較回路(キャプチャコンパレータ15)、?A前記両タイミングの遅れ・進みの比較回数をカウントし、両タイミングの遅れ・進みの関係が逆転したときはカウントを停止するカウンタ回路7を前記各ユニットにそれぞれ有していることを特徴とする。
請求項（抜粋）：
タイミング生成回路を有するユニットが複数設けられており、かつ前記各ユニットの外部または何れかのユニットの内部に共通の基準タイミング回路を有し、あるいは各ユニット上に独自の基準タイミング回路を有してなる電子デバイス試験・測定装置において、前記各タイミング生成回路のタイミングと、前記基準タイミング回路のタイミングとの遅れ・進みを比較するタイミング比較回路、および、前記両タイミングの遅れ・進みの比較回数をカウントし、両タイミングの遅れ・進みの関係が逆転したときはカウントを停止するカウンタ回路を前記各ユニットにそれぞれ有してなることを特徴とする電子デバイス試験・測定装置。
IPC (2件)：
引用特許：
前のページに戻る
