特許
J-GLOBAL ID：200903090441133035
並列計算機システム
発明者：
,
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平5-255306
公開番号（公開出願番号）：特開平7-093265
出願日： 1993年09月20日
公開日（公表日）： 1995年04月07日
要約：
【要約】【目的】 並列計算機システムにおいて、動的負荷分散処理を高速化する。【構成】 メモリを共有するプロセッサが、レベル0のプロセッサグループを構成し、それぞれのグループは、通信制御プロセッサCC0からCC7に接続され、ネットワーク制御回路CC01、CC23は、それぞれ二つのレベル0のグループを包含するレベル1のプロセッサグループを構成する。各共有メモリ1等には各プロセッサの負荷が20等に記憶され、各レベル0のグループの負荷は、ネットワークノード50または51内のレジスタ10、11、12または13に記憶される。レベル1のグループの負荷は、ネットワークノード52内のレジスタ01または23に記憶される。負荷の分散は、通信制御プロセッサCC0からCC3、ネットワーク制御回路CC01、CC23によりネットワーク中に記憶された負荷量を参照して行なわれる。
請求項（抜粋）：
それぞれ共有メモリに接続された複数のプロセッサからなる複数の下位プロセッサグループと、該複数のプロセッサグループを相互に接続するネットワークからなり、該ネットワークは、それぞれ一つのプロセッサグループに対応して設けられ、その対応するプロセッサグループに属するプロセッサに関連するメッセージの転送を中継するための複数の通信制御プロセッサと、それぞれ該複数のプロセッサグループのそれぞれ一部を包含する複数の上位プロセッサグループの一つに対応して設けられた複数の下位ネットワークノードであって、それぞれ該対応する一つの上位プロセッサグループに属する一部の複数の下位プロセッサグループに接続された一群の通信制御プロセッサに共通に接続されたものと、該複数の下位ネットワークノードを相互に接続する少なくとも一つの上位ネットワークノードとを有し、各下位ネットワークノードは、それに対応する上位プロセッサグループに含まれる一部の複数の下位プロセッサグループのそれぞれに対応して設けられた複数の第1種負荷レジスタと、該一部の複数の下位プロセッサグループに接続された一群の通信制御プロセッサとの間でメッセージの中継を行なう第1種ネットワーク制御回路とを有し、該上位ネットワークノードは、該複数の上位プロセッサグループのそれぞれに対応して設けられた複数の第2種負荷レジスタと、該複数の下位ネットワークノードとの間でメッセージの中継を行なう第2種ネットワーク制御回路とを有し、各プロセッサは、それに接続された共有メモリ内のそのプロセッサに対応して定められた負荷格納領域に、所定のタイミングでそのプロセッサの負荷を格納するようにプログラムされ、各通信制御プロセッサは、対応する下位プロセッサグループに対して設けられた共有メモリ内の複数の負荷格納領域から、そのプロセッサグループに属する個々のプロセッサの負荷を読み出し、読み出された負荷に基づいてそのプロセッサグループの負荷を算出し、算出された負荷を、その通信制御プロセッサに接続された下位ネットワークノード内の、その下位プロセッサグループに対応して設けられた第1種負荷レジスタに格納する手段と、その対応する下位プロセッサグループに対応して設けられた第1種負荷レジスタに保持された負荷と、その対応する下位プロセッサグループが属する上位プロセッサグループに属する他の一つの下位プロセッサグループに対応して設けられた第1種負荷レジスタに保持された負荷とを読み出し、これらの読み出された負荷に基づいて、その対応する下位プロセッサグループの負荷の一部を上記他の下位プロセッサグループに分配すべきか否かを判別する手段とを有し、各下位ネットワークノード内の第1種のネットワーク制御回路は、その下位ネットワークノード内に設けられた上記複数の第1種負荷レジスタから、その下位ネットワークノードに対応する上位プロセッサグループに属する個々の下位プロセッサグループの負荷を読み出し、これらの読み出された負荷に基づいてその対応する上位プロセッサグループの負荷を算出し、算出された負荷を、上記上位ネットワークノード内の、その対応する上位プロセッサグループに対応して設けられた第2種負荷レジスタに格納する手段と、その対応する上位プロセッサグループに対応して設けられた第2種負荷レジスタに保持された負荷と、他の一つの上位プロセッサグループに対応して設けられた第2種負荷レジスタに保持された負荷とを読み出し、これらの読み出された負荷に基づいて、その対応する上位プロセッサグループの負荷の一部を、上記他の上位プロセッサグループに分配すべきか否かを判別する手段とを有する並列計算機システム。
前のページに戻る
