特許
J-GLOBAL ID：200903090447838693
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
鳥居 洋
公報種別：公開公報
出願番号（国際出願番号）：特願平4-304872
公開番号（公開出願番号）：特開平6-132300
出願日： 1992年10月16日
公開日（公表日）： 1994年05月13日
要約：
【要約】【目的】 半導体装置の製造方法に関し、MOSトランジスタの製造プロセスを簡略化して、その製造期間を短縮できるようにした半導体装置の製造方法を提供することを目的とする。【構成】 シリコン基板1上にゲート5を形成し、ゲート側壁からオフセットさせて半導体基板内にn+ 領域9を形成し、該n+ 領域9を活性化した後、ゲート側壁とn+ 領域9との間にn- 領域10を形成する半導体装置の製造方法において、ゲート5を形成した後にポリシリコン7を全面にわたって堆積した後、n+イオンを注入してn+ 領域9を形成し、更にこの後、表面のポリシリコン7を除去する構成とする。
請求項（抜粋）：
半導体基板上にゲートを形成し、ゲート側壁からオフセットさせて半導体基板内にn+ 領域を形成し、該n+ 領域を活性化した後、ゲート側壁とn+ 領域との間にn- 領域を形成する半導体装置の製造方法において、ゲートを形成した後にポリシリコンを全面にわたって堆積した後、n+ イオンを注入してn+ 領域を形成し、更にこの後、表面のポリシリコンを除去することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/336
, H01L 29/784
H01L 29/78 301 L
, H01L 29/78 301 P
