半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-229123
公開番号（公開出願番号）：特開平10-069775
出願日： 1996年08月29日
公開日（公表日）： 1998年03月10日
要約：

【要約】【課題】高速化とノイズマージンの向上、さらにデジット線毎の周辺トランジスタ素子数の削減を図る。【解決手段】プリチャード回路PCAが、各々のゲートが前記デジット選択信号線に各々のドレインがデジット線DA,DABの各々に各々のソースが定電圧VRを供給する定電圧発生回路VRG1にそれぞれ接続し非選択時に導通するpMOS型のトランジスタM6,M7を備える。

請求項（抜粋）：

複数のワード線とそれぞれ複数の第1,第2の相補のデジット線対とから成るマトリックスの各交点に配置したメモリセルを備えるメモリセルアレイと、前記第1,第2のデジット線の各々に接続し非選択時に各々のゲートがプリチャージ制御信号の供給を受けてこれら第1,第2のデジット線の各々に第1の電源電位と第2の電源電位との中間の電位であるプリチャージ電圧を設定する第1の導電型の第1,第2のトランジスタとを含むプリチャージ回路と、各ゲートがデジット選択信号線に接続されデジット線選択信号の供給に応答して前記第1,第2のデジット線の各々を相補の第1,第2のデータバス線にそれぞれ接続するスイッチ用の第1の導電型の第3,第4のトランジスタとを含むデジット線選択回路とを備える半導体集積回路において、前記プリチャード回路が、各々のゲートが前記デジット選択信号線に各々のドレインが前記第1,第2のデジット線の各々に各々のソースが予め定めた定電圧を供給する定電圧発生回路にそれぞれ接続し前記非選択時に導通する第2の導電型の第5,第6のトランジスタを備えることを特徴とする半導体記憶装置。

IPC (4件)：

G11C 11/41 , H01L 21/8244 , H01L 27/11 , H01L 27/10 481

FI (3件)：

G11C 11/34 M , H01L 27/10 481 , H01L 27/10 381

前のページに戻る