特許

J-GLOBAL ID：200903090475514852

合わせずれ算出方法、合わせ測定装置および歩留まり解析装置

発明者： 平 雅彦
出願人/特許権者： ソニー株式会社
代理人 (1件)： 杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平11-204636
公開番号（公開出願番号）：特開2001-035771
出願日： 1999年07月19日
公開日（公表日）： 2001年02月09日
要約：

【要約】【課題】 必要最小限の合わせずれの測定結果から、合わせずれと歩留まりとの関係を容易に把握することができ、歩留まりの解析に要する時間を短縮する。【解決手段】 半導体ウェーハ3における5〜9個のショット4において、合わせずれの測定を行い、この測定結果から、合わせずれの線形要因(配列シフト(X0 、Y0 )、配列軸倍率(Xp 、Yp )、配列軸回転、(Y(θ)、X(θ))、ショット軸倍率(Xm 、Ym )、ショット軸回転(Xc 、Yc ))を算出する。そして、この線形要因を用いたΔX=X0 +Xp X-Y(θ)Y+Xm x-Yc yΔY=Y0 +Yp Y+X(θ)X+Ym y+Xc x((X、Y):基板中心を原点としたときのショット4の中心の座標、(x、y):ショット4の中心を原点としたときの特性評価点の座標))の2式を用いて、半導体ウェーハ3のあらゆるショット4におけるレジストパターンの合わせずれ(ΔX、ΔY)を算出する。また、この合わせずれの算出結果と半導体装置の特性の評価の結果とを比較して、半導体装置の歩留まり解析を行う。

請求項（抜粋）：

基板上に複数の単位領域を設定し、上記基板上に形成された第1のパターンと、上記第1のパターンの上層に形成された第2のパターンとにおいて、上記第1のパターンに対する上記第2のパターンの合わせずれを、上記複数の単位領域のうちのM個の単位領域において測定し、上記M個の単位領域において測定された合わせずれの測定結果を用いて、N個の単位領域における上記第2のパターンの上記合わせずれを算出するようにしたことを特徴とする合わせずれ算出方法。

IPC (4件)：

H01L 21/027 ,  G01B 21/00 ,  G03F 7/20 521 ,  H01L 21/66

FI (4件)：

H01L 21/30 520 C ,  G01B 21/00 G ,  G03F 7/20 521 ,  H01L 21/66 Z

Fターム (27件)：

2F069AA17 ,  2F069BB15 ,  2F069DD15 ,  2F069FF01 ,  2F069FF05 ,  2F069GG04 ,  2F069GG12 ,  2F069HH30 ,  2F069NN00 ,  2F069NN01 ,  2F069NN25 ,  2F069NN26 ,  2F069QQ08 ,  2F069QQ10 ,  4M106AA01 ,  4M106AB15 ,  4M106CA39 ,  4M106CA50 ,  4M106CA52 ,  4M106DB30 ,  4M106DH03 ,  4M106DJ18 ,  4M106DJ20 ,  4M106DJ21 ,  4M106DJ32 ,  5F046FC03 ,  5F046FC04