特許

J-GLOBAL ID：200903090498963328

半導体集積回路装置およびその製造方法

発明者： 山田 洋平 ,  細川 隆 ,  福田 琢也
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-002391
公開番号（公開出願番号）：特開平11-204520
出願日： 1998年01月08日
公開日（公表日）： 1999年07月30日
要約：

【要約】【課題】 金属プラグをCMP法により形成する場合に、プラグの粗密に起因して発生するオキサイドロスを防止する。【解決手段】 半導体基板1の主面にMISFETQnを形成し、それを覆うシリコン酸化膜を堆積した後、これをCMP法で研磨して平坦な層間絶縁膜7を形成する。次に、層間絶縁膜7上に50nm膜厚のシリコン窒化膜13を堆積し、接続孔8を開口して、接続孔8を埋め込む窒化チタン膜9aおよびタングステン膜9bを堆積する。その後、窒化チタン膜9aおよびタングステン膜9bをCMP法により研磨し、接続孔8内に金属プラグ9を形成する。

請求項（抜粋）：

その主面に半導体集積回路素子を有する半導体基板と、前記半導体基板上に堆積された層間絶縁膜と、前記層間絶縁膜に開口された接続孔にCMP法を用いて形成され、前記半導体基板の主面の前記半導体集積回路素子に接続されるプラグと、前記プラグに接続され、前記層間絶縁膜上に形成された配線とを含む半導体集積回路装置であって、前記層間絶縁膜には、前記プラグが密に形成された第1領域と、前記プラグが疎に形成された第2領域とを有し、前記第1領域のプラグの前記半導体基板の主面からの標高と、前記第2領域のプラグの前記半導体基板の主面からの標高とは、ほぼ同一であることを特徴とする半導体集積回路装置。