特許

J-GLOBAL ID：200903090505289611

バースト転送方式

発明者： 森 文彦
出願人/特許権者： 株式会社明電舎
代理人 (1件)： 志賀 富士弥 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-104139
公開番号（公開出願番号）：特開平5-298241
出願日： 1992年04月23日
公開日（公表日）： 1993年11月12日
要約：

【要約】【目的】 CPU(バスマスタ)とメモリとの間でバースト転送を行う方式において、汎用のメモリの使用を可能にする。【構成】 バーストコントローラ12をPLDで構成し、バースト回数計数用のサイズカウンタ、メモリ11制御用のコマンドコントローラの外、従来のメモリに内蔵されていたアドレスカウンタと、コマンド実行イネーブル用のレディコントローラの各機能を持たせる。そしてCPU10では全アドレスビットからバーストコントローラ12で生成したバーストアドレス信号ADR(2)のビット数を差し引いて出力するとともに、メモリ11の入力段にてCPU10からのアドレス信号ADR(1)とバーストアドレス信号ADR(2)とを合算する。【効果】 CPU10の種類に対するメモリ11の依存度が低くなる。

請求項（抜粋）：

バーストアクセスモードを有するCPUと、該CPUにアクセスされるメモリと、両者のインターフェース回路たるバーストコントローラとを少なくとも備え、前記CPUから出力されるバースト回数とコマンドとをバーストコントローラに入力してバースト回数分のコマンドをメモリに導くとともに、CPUで生成したアドレス信号に対応するデータ群を、該CPUとメモリとの間で前記コマンドに基づいてバースト転送する方式において、CPUで生成した全アドレス信号から所定数の信号を除去するとともに、前記バーストコントローラに、転送データ数と転送順序とを特定するバーストアドレス信号を前記バースト回数及びCPUクロックに基づいて生成する手段と、CPUにコマンド実行を許容するレディ信号を生成する手段とを設け、且つ、除去後のアドレス信号数と前記バーストアドレス信号数とを合算した信号数を前記メモリに導くようにしたことを特徴とするバースト転送方式。