特許
J-GLOBAL ID：200903090511186972
段階的な抵抗値を有する多層構造を利用したメモリ素子
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
磯野 道造
公報種別：公開公報
出願番号（国際出願番号）：特願2005-130645
公開番号（公開出願番号）：特開2005-317976
出願日： 2005年04月28日
公開日（公表日）： 2005年11月10日
要約：
【課題】 段階的な抵抗値を有する多層構造を利用したメモリ素子を提供する。【解決手段】 下部電極11と、この下部電極11上に形成され、段階的な抵抗値を有するデータ保存層(12a、12b、12c)と、このデータ保存層(12a、12b、12c)上に形成された上部電極13とを含む段階的な抵抗値を有する多層構造を利用したメモリ素子である。【選択図】図1A
請求項（抜粋）：
下部電極と、
前記下部電極上に形成され、段階的な抵抗値を有するデータ保存層と、
前記データ保存層上に形成された上部電極とを含むこと、
を特徴とする段階的な抵抗値を有する多層構造を利用したメモリ素子。
IPC (1件)：
FI (1件)：
Fターム (2件)：
前のページに戻る
