特許

J-GLOBAL ID：200903090527870644

データ転送装置の制御方法、データ転送装置、記憶デバイス制御装置、記憶デバイス制御装置の制御方法、及びチャネルアダプタ。

発明者： 能州 一浩
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 一色国際特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2003-402995
公開番号（公開出願番号）：特開2005-165619
出願日： 2003年12月02日
公開日（公表日）： 2005年06月23日
要約：

【課題】CPUを効率的に利用することができる、データ転送装置の制御方法、データ転送装置、記憶デバイス制御装置、記憶デバイス制御装置の制御方法、及びチャネルアダプタを提供する。【解決手段】第1の記憶領域を特定する情報と第2の記憶領域を特定する情報とを含むデータ転送情報を格納するキューを備えるメモリと、データ転送情報をキューに登録する第1のプロセッサと、第1の記憶領域に記憶されているデータを第2の記憶領域に転送するデータ転送処理を行い、レジスタを備える、DMAコントローラ(DMAC)とを備え、第1のプロセッサは、DMACが行うデータ転送処理を中止することを示すコマンドである中止コマンドをDMACのレジスタに書き込み、DMACはキューに登録されているデータ転送情報を読み出し、読み出したデータ転送情報に基づくデータ転送処理を行った後に、データ中止コマンドがレジスタに設定されているときは、キューに登録されている後続のデータ転送処理を中止することとする。【選択図】 図4

請求項（抜粋）：

第1の記憶領域を特定する情報と第2の記憶領域を特定する情報とを含むデータ転送情報を格納するキューを備えるメモリと、 前記データ転送情報を前記キューに登録する第1のプロセッサと、 前記第1の記憶領域に記憶されているデータを前記第2の記憶領域に転送するデータ転送処理を行い、レジスタを備える、第2のプロセッサと、 を備え、 前記第1のプロセッサは、前記第2のプロセッサが行う前記データ転送処理を中止することを示すコマンドである中止コマンドを前記第2のプロセッサの前記レジスタに書き込み、 前記第2のプロセッサは、前記キューに登録されている前記データ転送情報を読み出し、読み出した前記データ転送情報に基づく前記データ転送処理を行い、前記レジスタに前記中止コマンドが設定されているかどうかを判断し、前記レジスタに前記中止コマンドが設定されている場合は、前記キューに登録されている後続の前記データ転送情報についての前記データ転送処理を中止すること、 を特徴とするデータ転送装置。

IPC (2件)：

G06F13/28 ,  G06F3/06

FI (3件)：

G06F13/28 310H ,  G06F13/28 310C ,  G06F3/06 301R

Fターム (8件)：

5B061DD06 ,  5B061DD08 ,  5B061DD11 ,  5B061DD18 ,  5B065BA01 ,  5B065BA02 ,  5B065BA05 ,  5B065CE11

引用特許：

出願人引用 (1件)

• データ転送装置及びデータ転送方法
  公報種別：公開公報   出願番号：特願2002-143801   出願人：松下電器産業株式会社