特許

J-GLOBAL ID：200903090595144544

マスクROM及びその製造方法

発明者： 長谷川 正博
出願人/特許権者： シャープ株式会社
代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平11-105492
公開番号（公開出願番号）：特開2000-299393
出願日： 1999年04月13日
公開日（公表日）： 2000年10月24日
要約：

【要約】【課題】 プログラミングのための不純物イオンを、チャネル領域にのみ導入し、ビット線拡散層上に導入されないようにして、ビット線拡散層へのイオン注入によるダメージを低減し、接合リークの増加を防止し、ビット線拡散層の抵抗の上昇を抑制すること。【解決手段】 半導体基板1中に1方向に平行に形成された複数のビット線拡散層2と、ビット線拡散層2上に形成され、ビット線拡散層2に直交する複数のワード線3と、ビット線拡散層2間であってワード線3下に形成されるチャネル領域4、4aとを有するフラットセル構造のマスクROMであって、ワード線3が、チャネル領域4a上では第1導電層5と第2導電層6との積層層により形成され、かつビット線拡散層2上では第2導電層6により形成されてなるマスクROM。

請求項（抜粋）：

半導体基板中に1方向に平行に形成された複数のビット線拡散層と、該ビット線拡散層上に形成され、該ビット線拡散層に直交する複数のワード線と、前記ビット線拡散層間であって前記ワード線下に形成されるチャネル領域とを有するフラットセル構造のマスクROMであって、前記ワード線が、前記チャネル領域上では第1導電層と第2導電層との積層層により形成され、かつ前記ビット線拡散層上では第2導電層により形成されてなることを特徴とするマスクROM。

IPC (2件)：

H01L 21/8246 ,  H01L 27/112

Fターム (9件)：

5F083CR02 ,  5F083GA06 ,  5F083HA06 ,  5F083JA35 ,  5F083JA53 ,  5F083KA01 ,  5F083KA08 ,  5F083PR36 ,  5F083PR39