特許

J-GLOBAL ID：200903090602482159

半導体装置およびその製造方法

発明者： 小林 平治
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平6-048915
公開番号（公開出願番号）：特開平7-263677
出願日： 1994年03月18日
公開日（公表日）： 1995年10月13日
要約：

【要約】【目的】 MOSトランジスタにおいて、微細なゲート電極を精度良く形成する。【構成】 半導体基板1上の所定領域に酸化膜パターン11を形成し、この酸化膜パターン11に、ゲート電極8となるドープドポリシリコン膜8bのサイドウォールを形成した後酸化膜パターン11を除去することによって、サイドウォールの幅をゲート長とする微細なゲート電極8を得る。

請求項（抜粋）：

半導体基板上に、ゲート絶縁膜を介して形成されたゲート電極と、ソース・ドレイン領域とを有する半導体装置において、上記ゲート電極が、上記半導体基板上に形成されたパターンの側壁に自己整合的にサイドウォールとして形成されたことを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 21/336

FI (3件)：

H01L 29/78 301 G ,  H01L 29/78 301 L ,  H01L 29/78 301 X