特許
J-GLOBAL ID:200903090613370662

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 梶原 辰也
公報種別:公開公報
出願番号(国際出願番号):特願平9-084344
公開番号(公開出願番号):特開平10-261735
出願日: 1997年03月18日
公開日(公表日): 1998年09月29日
要約:
【要約】【課題】 ピッチが狭小の表面実装形エリア・アレー・パッケージの提供。【解決手段】 μPGA・IC32は電気配線14で接続された内部端子12と外部端子13とが両面に形成された配線基板10を備え、配線基板10にボンディング層21で固着されたペレット22の電極パッドと内部端子12の間にワイヤ23が橋絡され、樹脂封止体25はペレット22、内部端子12、ワイヤ23を樹脂封止している。各外部端子13には外径30〜100μm、長さ0.5〜1.2mmに設定されたマイクロピン27が半田付けされている。【効果】 マイクロピンの外径が細いためピン間ピッチを狭小化でき、マイクロピンのエリア配置で実装密度を大きくできる。マイクロピンの実装ボードのランドへの突き当てで表面実装できる。μPGA・ICと実装ボードとの間隔の維持でBGAの半田バンプの潰れによるピン間ショート不良等を防止できる。
請求項(抜粋):
配線基板に複数個の内部端子と複数個の外部端子とがそれぞれ形成されているとともに、各内部端子および各外部端子はそれぞれ電気的に接続されており、前記各内部端子には配線基板に固着された半導体ペレットが電気的に接続され、前記各外部端子には各ピンがそれぞれ機械的かつ電気的に接続されている半導体装置において、前記ピンは外径が30μm〜100μmで長さが0.5mm〜1.2mmに設定されていることを特徴とする半導体装置。
IPC (3件):
H01L 23/12 ,  H01L 21/60 311 ,  H01L 23/50
FI (3件):
H01L 23/12 P ,  H01L 21/60 311 S ,  H01L 23/50 P

前のページに戻る