特許
J-GLOBAL ID：200903090614708799
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
中野 雅房
公報種別：公開公報
出願番号（国際出願番号）：特願平6-148567
公開番号（公開出願番号）：特開平7-335673
出願日： 1994年06月06日
公開日（公表日）： 1995年12月22日
要約：
【要約】【構成】 ソース電極4、ゲート電極3a、ドレイン電極2、ゲート電極3b、ソース電極4を順次平行に配列する。ソース電極4,4同志は導電ポスト7及び架橋電極8からなるブリッジ構造によって接続し、さらにソース電極4にはソースパッド9を設ける。ドレイン電極2はドレインパッド6Aに接続する。さらに、一方のゲート電極3aの左端と他方のゲート電極3bの右端は、電極形成領域の外周を迂回するようにして配線されたリード10Bによって互いに接続し、リード10Bにはゲートパッド10Aを設ける。これにより両ゲート電極3a,3bに入力される信号の向きが180度異なる。【効果】 給電点に近いゲート電極基端部(温度上昇の大きな領域)が一列に集中することなく分散され、最大上昇温度を低く抑えられる。
請求項（抜粋）：
ゲート電極とドレイン電極とソース電極を備えた単位半導体素子を複数個平行に配列させた半導体装置において、全ての単位半導体素子の各ゲート電極の信号入力方向が同一方向に揃わないように配置したことを特徴とする半導体装置。
IPC (3件)：
H01L 21/338
, H01L 29/812
, H01L 27/095
H01L 29/80 L
, H01L 29/80 E
