特許
J-GLOBAL ID：200903090629373076
電圧発生回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平8-320827
公開番号（公開出願番号）：特開平10-149689
出願日： 1996年11月15日
公開日（公表日）： 1998年06月02日
要約：
【要約】【課題】選択されたメモリセルトランジスタの位置による閾値電圧の変動に連動した出力を可能とした多値セル用電圧発生回路を提供する。【解決手段】電圧発生回路内にメモリセルトランジスタと同じ段数の部分回路101〜部分回路105を備え、前記部分回路はそれぞれセル部分回路106〜セル部分回路110を備え、前記セル部分回路はメモリセルトランジスタと抵抗を有し、前記抵抗はメモリセルトランジスタのソース端子及びドレイン端子に寄生的に付加される抵抗値と等しい抵抗値に設定され、前記部分回路にワード線と同一の信号を接続し、ワード線の選択されたメモリセルトランジスタと等しい部分回路を選択することにより、ソース電位と基板電位の差により生じる閾値電圧の変動に連動した電圧を発生することができる。
請求項（抜粋）：
多値メモリセルを有する半導体記憶装置のXデコーダの出力を制御する電圧制御発生回路において、メモリセルのワード線と同一段数の部分回路を並列に備え、前記部分回路は、メモリセル部と等価的な回路形式とされたセル部分回路を備え、前記部分回路には前記ワード線と同一の信号を接続し、ワード線の選択されたメモリセルトランジスタの位置に対応した部分回路が選択され、前記部分回路のセル部分回路が有するトランジスタの閾値電圧に基づき、出力電圧を発生することを特徴とする電圧発生回路。
IPC (2件)：
FI (2件)：
G11C 17/00 641
, G11C 17/00 632 C
