特許

J-GLOBAL ID：200903090635345599

多結晶シリコン薄膜トランジスタの製造方法

発明者： 樫本 登
出願人/特許権者： 株式会社東芝 ,  東芝電子エンジニアリング株式会社
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-077922
公開番号（公開出願番号）：特開平6-291145
出願日： 1993年04月05日
公開日（公表日）： 1994年10月18日
要約：

【要約】【目的】 p-SiTFTの多結晶シリコン層のソース領域・ドレイン領域とソース電極・ドレイン電極との十分な電気的コンタクトを実現して動作特性の良好なp-SiTFTを実現する。【構成】 コンタクトホール15を穿設する際にオーバーエッチングによって削り取られた多結晶シリコン層3の部分に対して多結晶シリコン19を充填する。あるいは前記のコンタクトホール15を穿設する際に多結晶シリコン層3の表層部にまではエッチングが進行することのないように多結晶シリコン層3のドレイン領域9およびソース領域11上に予めエッチングストッパ27を形成しておく。これによりコンタクトホール15穿設の際のオーバーエッチングの許容範囲を大きく取ることができ、エッチングを簡易に行なうことができる。

請求項（抜粋）：

絶縁性基板上に多結晶シリコン層を形成する工程と、前記多結晶シリコン層上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上にゲート電極を形成する工程と、前記ゲート絶縁層および前記ゲート電極を被覆する層間絶縁層を形成する工程と、前記層間絶縁層にその表面から少なくとも前記多結晶シリコン層のドレイン領域およびソース領域に到達する異方性エッチングを施してコンタクトホールを穿設する工程と、前記コンタクトホールを穿設する際にエッチング除去された前記多結晶シリコン層の部分に非晶質シリコンを堆積し該非晶質シリコンを多結晶化させることにより前記エッチング除去された部分に多結晶シリコンを充填することを特徴とする多結晶シリコン薄膜トランジスタの製造方法。

IPC (5件)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/265 ,  H01L 21/28 301 ,  H01L 29/40

FI (2件)：

H01L 29/78 311 P ,  H01L 21/265 S