特許
J-GLOBAL ID：200903090636113004

半導体チップの製造方法、半導体チップ、半導体装置の製造法および半導体装置

発明者：
谷田 一真

谷田 一真 について

, 
根本 義彦

根本 義彦 について

, 
高橋 健司

高橋 健司 について


出願人/特許権者：
ローム株式会社

ローム株式会社 について

, 
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について

, 
株式会社東芝

株式会社東芝 について


代理人 (2件)： 稲岡 耕作 ,  川崎 実夫
公報種別：公開公報
出願番号（国際出願番号）：特願2004-241207
公開番号（公開出願番号）：特開2006-060067
出願日： 2004年08月20日
公開日（公表日）： 2006年03月02日
要約：
【課題】貫通電極の形成に伴う半導体基板の金属汚染を抑制することができる半導体チップの製造方法を提供する。 【解決手段】一方表面に機能素子3が形成されたウエハWの当該一方表面に、ウエハWの厚さよりも浅い所定の深さの表面側凹所9を形成する。続いて、表面側凹所9内に非金属材料を供給して、当該非金属材料からなるダミープラグ8を形成する。次に、ウエハWにおいて上記一方表面とは反対の面である裏面Wrを機械的に研削して、ウエハWを表面側凹所9の深さより小さな厚さに薄型化して、表面側凹所9をウエハWを貫通する貫通孔にする。その後、この貫通孔内のダミープラグ8を除去し、さらに、この貫通孔内に金属材料を供給して貫通電極を形成する。【選択図】 図2C
請求項（抜粋）：
表面および裏面を有し上記表面に機能素子が形成された半導体基板の上記表面に、上記半導体基板の厚さよりも浅い所定の深さの表面側凹所を形成する工程と、 この表面側凹所内に非金属材料を供給して、当該非金属材料からなるダミープラグを上記表面側凹所に埋め込むダミープラグ形成工程と、 このダミープラグ形成工程の後、上記半導体基板の上記裏面側部分を除去して、上記半導体基板を上記表面側凹所の深さより小さな厚さに薄型化して、上記表面側凹所を上記半導体基板を貫通する貫通孔にする薄型化工程と、 上記貫通孔内の上記ダミープラグを除去するダミープラグ除去工程と、 このダミープラグ除去工程の後、上記貫通孔に金属材料を供給して、上記半導体基板の表面側と裏面側とを電気的に接続し、かつ上記機能素子に電気的に接続された貫通電極を形成する工程とを含むことを特徴とする半導体チップの製造方法。
IPC (6件)：
H01L 23/52 ,  H01L 21/320 ,  H01L 31/12 ,  H01L 25/18 ,  H01L 25/07 ,  H01L 25/065
FI (4件)：
H01L21/88 J ,  H01L31/12 G ,  H01L21/88 T ,  H01L25/08 Z
Fターム (43件)：
5F033JJ07 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ13 ,  5F033JJ17 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ23 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK11 ,  5F033KK23 ,  5F033KK32 ,  5F033KK33 ,  5F033MM30 ,  5F033NN05 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ07 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ13 ,  5F033QQ19 ,  5F033QQ28 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ47 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR27 ,  5F033SS11 ,  5F033TT07 ,  5F033VV07 ,  5F033XX00 ,  5F089AA06 ,  5F089AB20 ,  5F089AC16 ,  5F089AC20 ,  5F089CA20
引用特許：
出願人引用 (1件)
  • 集積回路及びその製造方法
    公報種別：公表公報   出願番号：特願平10-520556   出願人：トルーサイ・テクノロジーズ・エルエルシー
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM