特許

J-GLOBAL ID：200903090646304797

デジタル回路のリセット制御装置

発明者： 加藤 仁嗣
出願人/特許権者： カシオ計算機株式会社
代理人 (1件)： 大菅 義之
公報種別：公開公報
出願番号（国際出願番号）：特願平4-107762
公開番号（公開出願番号）：特開平5-303440
出願日： 1992年04月27日
公開日（公表日）： 1993年11月16日
要約：

【要約】【目的】 本発明は、電源投入時に動作クロックの発振状態が安定するまでデジタル回路をリセット状態に保って誤動作を防止する制御を行う場合に、制御回路の調整を簡単にし、ハードウエア規模の増大を抑えることを目的とする。【構成】 電源の初期投入時に、インバータ216からのRESET次段信号がハイレベルに立ち上がることによってF/F208がセットされ、RES2信号がハイレベルになる。この信号がROMアドレス制御部105のアドレス指定動作を阻止する。更に、RESET次段信号がローレベルに立ち下がってからも、ラッチ210、211からなるカウンタがカウントアップ動作を行ってSK 信号をハイレベルに立ち上げるまでの約3オペレーションサイクルの間は、RES2信号はハイレベルを維持する。これにより、電源初期投入時の動作安定化のためのタイミング制御が実現される。ラッチ210、211からなるカウンタは、電源スイッチオフ後の再度オン時の動作安定化のタイミング制御に兼用される。

請求項（抜粋）：

所定の動作クロックに基づいて動作するデジタル回路において、電源の初期投入時に、動作を開始した前記動作クロックに基づいて所定タイミング分の期間をカウントするカウンタ手段と、前記電源の初期投入時に、前記カウンタ手段が前記所定タイミング分の期間をカウントするまでは、前記デジタル回路の状態を初期状態にリセットしてその動作を固定し、前記カウンタ手段が前記所定タイミング分の期間をカウントした後に、前記デジタル回路の動作を開始させる動作開始手段と、を有することを特徴とするデジタル回路のリセット制御装置。

IPC (4件)：

G06F 1/04 301 ,  G06F 1/26 ,  G06F 1/24 ,  G06F 15/78 510

FI (2件)：

G06F 1/00 330 G ,  G06F 1/00 350 B