特許

J-GLOBAL ID：200903090688702652

半導体装置の検査方法および半導体装置

発明者： 仲林 久貴
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-347103
公開番号（公開出願番号）：特開2003-152537
出願日： 2001年11月13日
公開日（公表日）： 2003年05月23日
要約：

【要約】【課題】 複数個のLSIの各アナログマクロセル(A/D変換マクロセルとD/A変換マクロセル)を同時に検査して検査時間の短縮化を図るとともに、検査設備の削減を可能にし、検査コストの削減を図る。【解決手段】 デジタルマクロセルとアナログマクロセルを搭載し、アナログマクロセルとしてA/D変換マクロセル1とD/A変換マクロセル3を備え、さらにテスト回路4を付加した半導体装置であり、そのテスト回路4は、レジスタ構成になっており、複数のLSIを割り付けるインデックスレジスタ部と各アナログマクロセルの入力および出力ビット数を補う補正ビット用レジスタ部と各アナログマクロセルの良否判定に用いるビット数用レジスタ部を具備している。この構成のLSIを複数用い、複数のLSIの各アナログマクロセルを同時に検査することにより、検査の時間短縮、設備および検査コストの削減を図る。

請求項（抜粋）：

入力側にアナログマクロセルであるA/D変換マクロセルを備え、出力側にアナログマクロセルであるD/A変換マクロセルを備え、前記A/D変換マクロセルと前記D/A変換マクロセルとの間にデジタルマクロセルを備え、検査時に前記A/D変換マクロセルの出力信号を保持するビット数用レジスタを有するテスト回路を設けた半導体装置を、それぞれ1番目,2番目とする2個準備し、1番目の前記半導体装置のビット数用レジスタの出力を2番目の前記半導体装置のD/A変換マクロセルの入力に接続し、前記2番目の半導体装置のD/A変換マクロセルの出力を前記2番目の半導体装置のA/D変換マクロセルの入力に接続し、前記2番目の半導体装置のビット数用レジスタの出力を前記1番目の半導体装置のD/A変換マクロセルの入力に接続し、前記1番目の半導体装置の前記A/D変換マクロセルにテスト信号を入力し、前記1番目の半導体装置のD/A変換マクロセルの出力信号および前記各半導体装置のビット数用レジスタの保持データを基に前記各半導体装置のA/D変換マクロセルおよびD/A変換マクロセルの良否判定を行うことを特徴とする半導体装置の検査方法。

IPC (5件)：

H03M 1/10 ,  G01R 31/28 ,  G01R 31/316 ,  H01L 21/822 ,  H01L 27/04

FI (5件)：

H03M 1/10 C ,  H03M 1/10 D ,  H01L 27/04 T ,  G01R 31/28 C ,  G01R 31/28 V

Fターム (26件)：

2G132AA11 ,  2G132AA15 ,  2G132AC03 ,  2G132AD01 ,  2G132AG01 ,  2G132AH01 ,  2G132AK09 ,  2G132AL09 ,  2G132AL32 ,  5F038DF03 ,  5F038DF12 ,  5F038DT03 ,  5F038DT05 ,  5F038DT07 ,  5F038DT10 ,  5F038DT15 ,  5F038DT17 ,  5F038EZ20 ,  5J022AA01 ,  5J022AB01 ,  5J022AC02 ,  5J022AC04 ,  5J022AC05 ,  5J022BA06 ,  5J022CE08 ,  5J022CG01