特許

J-GLOBAL ID：200903090704327913

電子散乱効果を減少させたフラットパネルディスプレイ

発明者： スピント クリストファー ジェイ ,  フィールド ジョン イー ,  ヘブン デューアン エイ
出願人/特許権者： キャンデスセント テクノロジーズ コーポレイション
代理人 (1件)： 中村 稔 (外6名)
公報種別：公表公報
出願番号（国際出願番号）：特願平9-519923
公開番号（公開出願番号）：特表2000-500613
出願日： 1996年11月20日
公開日（公表日）： 2000年01月18日
要約：

【要約】フェースプレート内側部を備えたフェースプレート及びフェースプレート内側部に対して対向関係にあるバックプレート内側部を備えたバックプレートを有するフラットパネルディスプレイが開示されている。側壁がフェースプレートとバックプレートとの間に配置されている。側壁、フェースプレート及びバックプレートによって閉鎖密封エンベロープが形成されている。複数の蛍光体サブピクセルがフェースプレート内側部に配置されている。複数の電界エミッタがバックプレート内側部に配置されている。電界エミッタは、対応関係にある蛍光体サブピクセルに当たる電子を放出する。複数の散乱シールドが、各蛍光体サブピクセルを包囲していて、サブピクセル容積部を画定している。散乱シールドは、対応関係にあるサブピクセル容積部から出る散乱電子の個数を減少させる。これにより、非対応関係にある蛍光体サブピクセルに当たる電子の数だけでなく、エンベロープ内の内部絶縁表面を帯電させる電子の数が減少する。

請求項（抜粋）：

フラットパネルディスプレイであって、フェースプレート内側部を備えたフェースプレートと、フェースプレート内側部に対して対向関係にあるバックプレート内側部を備えたバックプレートと、フェースプレートとバックプレートとの間に配置されていて、フェースプレート内側部及びバックプレート内側部との間に閉鎖密封エンベロープを形成する側壁と、フェースプレート内側部に配置された複数の蛍光体サブピクセルと、対応関係にある蛍光体サブピクセルの方へ加速される電子を放出する複数の電界エミッタと、各蛍光体サブピクセルを包囲した状態でサブピクセル容積部を構成していて、サブピクセル容積部から逃げ出るサブピクセル容積部内の散乱電子の個数を減少させる複数の散乱シールドとを有し、蛍光体サブピクセルを包囲している散乱シールドの高さは、これらと対応関係にあるサブピクセル容積部から出て別の蛍光体サブピクセルに当たる散乱電子の数を減少させるのに十分であることを特徴とするフラットパネルディスプレイ。

IPC (2件)：

H01J 31/12 ,  H01J 29/32

FI (2件)：

H01J 31/12 C ,  H01J 29/32

引用特許：

審査官引用 (1件)

• 画像表示素子
  公報種別：公開公報   出願番号：特願平5-126886   出願人：松下電器産業株式会社