特許

J-GLOBAL ID：200903090706812827

半導体装置の製法

発明者： 市原 淳
出願人/特許権者： ローム株式会社
代理人 (1件)： 河村 洌
公報種別：公開公報
出願番号（国際出願番号）：特願平9-092008
公開番号（公開出願番号）：特開平10-284425
出願日： 1997年04月10日
公開日（公表日）： 1998年10月23日
要約：

【要約】【課題】 エピタキシャル成長中の基板の温度を均一にすると共に正確に測定し、均一な結晶層をエピタキシャル成長をすることができる半導体装置の製法を提供する。【解決手段】 反応装置内で基板2をプラッター1上に載置し、前記プラッターを加熱しながら反応ガスを反応させて前記基板表面にチッ化ガリウム系化合物半導体層をエピタキシャル成長する半導体装置の製法であって、前記プラッター1の表面に予めAl<SB>x </SB>In<SB>y </SB>Ga<SB>1-x-y </SB>N(x+y<1)からなるコーティング膜5を設けておき、その表面に前記基板を載置してエピタキシャル成長をする。

請求項（抜粋）：

反応装置内で基板をプラッター上に載置し、前記プラッターを加熱しながら反応ガスを反応させて前記基板表面にチッ化ガリウム系化合物半導体層をエピタキシャル成長する半導体装置の製法であって、前記プラッターの表面に予めAl<SB>x </SB>In<SB>y </SB>Ga<SB>1-x-y </SB>N(x+y<1)からなるコーティング膜を設けておき、その表面に前記基板を載置してエピタキシャル成長をする半導体装置の製法。

IPC (5件)：

H01L 21/205 ,  C23C 16/34 ,  H01L 21/20 ,  H01L 21/68 ,  H01L 33/00

FI (5件)：

H01L 21/205 ,  C23C 16/34 ,  H01L 21/20 ,  H01L 21/68 N ,  H01L 33/00 C