特許

J-GLOBAL ID：200903090709502209

半導体記憶装置及びその製造方法

発明者： 西岡 康隆
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 大岩 増雄
公報種別：公開公報
出願番号（国際出願番号）：特願平8-081626
公開番号（公開出願番号）：特開平9-275193
出願日： 1996年04月03日
公開日（公表日）： 1997年10月21日
要約：

【要約】【課題】 この発明は、コンタクトホールのアスペクト比が小さく、下地平坦化、コンタクトホール形成、コンタクトホール埋め込みの各プロセスが容易であり、また、工程数の少ない半導体記憶装置及びその製造方法を提供することを目的とする。【解決手段】 この発明にかかる半導体記憶装置は、半導体基板と、この半導体基板上に形成された半導体素子と、半導体基板上に形成された第1の層間絶縁膜と、この第1の層間絶縁膜上に形成された記憶容量素子及び導電部と、この記憶容量素子及び導電部と半導体基板とを接続させる接続部と、記憶容量素子と電極部上に形成された第2の層間絶縁膜と、この第2の層間絶縁膜上に形成された電極部と、第2の層間絶縁膜中に埋設され、電極部と導電部とを接続させる接続部とを備えたものである。

請求項（抜粋）：

半導体基板と、前記半導体基板上に形成された半導体素子と、前記半導体基板上に形成された第1の層間絶縁膜と、前記第1の層間絶縁膜上に形成された記憶容量素子及び導電部と、前記記憶容量素子と前記導電部上に形成された第2の層間絶縁膜と、前記第2の層間絶縁膜上に形成された電極部と、前記第2の層間絶縁膜中に埋設され、前記電極部と前記導電部とを接続する接続部とを備えたことを特徴とする半導体記憶装置。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/28 301 ,  H01L 21/768

FI (6件)：

H01L 27/10 621 ,  H01L 21/28 301 R ,  H01L 21/90 B ,  H01L 21/90 C ,  H01L 27/10 651 ,  H01L 27/10 681 F