特許

J-GLOBAL ID：200903090731138138

シンボル同期回路

発明者： 高橋 勉
出願人/特許権者： 株式会社日立国際電気
代理人 (1件)： 大塚 学
公報種別：公開公報
出願番号（国際出願番号）：特願2001-196261
公開番号（公開出願番号）：特開2003-018228
出願日： 2001年06月28日
公開日（公表日）： 2003年01月17日
要約：

【要約】【課題】デジタル受信機のシンボル同期回路にアナログ回路が使用されているために、部品点数が多く、設計計算に時間がかかり、組立て後の調整時間がかかるのを軽減してコストダウンを図る。【解決手段】受信信号を直交検波したベースバンドI相,Q相信号をデジタル変換するA/D変換器1と、メモリ2と位相判定器3とD/A変換器4とLPF5とVCO6と分周器7とからなる同期回路で、位相判定器3は、シンボルレートの2倍の速度で動作する2つのレジスタを含み、ゼロクロス点を保持するとともに位相の符号と変化量を保持することにより位相の判定値を出力するように構成した。

請求項（抜粋）：

デジタル受信信号を直交検波したベースバンドI相,Q相信号をそれぞれデジタル変換するA/D変換器と、該A/D変換器から出力されるデジタルI相,Q相信号を外部から指定される書込みアドレスに記憶するメモリと、該メモリに記憶された信号を読出しその信号から位相変化量を計算して位相判定値を出力する位相判定器と、該位相判定器から出力される前記位相判定値をアナログ変換した信号の高調波成分と雑音成分を除去するLPFと、該LPFの出力を制御電圧としてそれに応じた周波数のクロック信号を出力する電圧制御発振器と、該電圧制御発振器の出力クロックを分周して前記A/D変換器のクロックとするともに前記メモリの前記書込みアドレスとする分周器とが備えられたシンボル同期回路であって、前記位相判定器は、シンボルレートの2倍の速度で動作する第1のシフトレジスタと第2のシフトレジスタとを含み、該第1のシフトレジスタはゼロクロス点を保持し該第2のシフトレジスタは位相の符号及び変化量を保持し、I相Q相の計算結果を加算しその結果の位相情報を前記位相判定値として出力するように構成されたことを特徴とするシンボル同期回路。

IPC (4件)：

H04L 27/22 ,  H03L 7/085 ,  H04L 7/00 ,  H04L 27/38

FI (4件)：

H04L 7/00 F ,  H04L 27/22 C ,  H03L 7/08 A ,  H04L 27/00 H

Fターム (28件)：

5J106AA04 ,  5J106CC01 ,  5J106CC21 ,  5J106CC38 ,  5J106CC41 ,  5J106CC52 ,  5J106DD33 ,  5J106DD35 ,  5J106DD36 ,  5J106JJ02 ,  5J106KK37 ,  5J106KK39 ,  5K004AA05 ,  5K004AA08 ,  5K004FG00 ,  5K004FH08 ,  5K004JG00 ,  5K004JH05 ,  5K047AA15 ,  5K047EE02 ,  5K047EE04 ,  5K047GG11 ,  5K047MM27 ,  5K047MM33 ,  5K047MM45 ,  5K047MM46 ,  5K047MM55 ,  5K047MM63