特許

J-GLOBAL ID：200903090738953279

電圧制御回路

発明者： 矢 部 友 章
出願人/特許権者： 株式会社東芝
代理人 (1件)： 吉武 賢次 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-052622
公開番号（公開出願番号）：特開2002-258956
出願日： 2001年02月27日
公開日（公表日）： 2002年09月13日
要約：

【要約】【課題】 回路の規模を大きくすることなく、負荷電流が急激に増大した場合の出力電圧の降下量を低減できるようにする。【解決手段】 本発明は、出力トランジスタQ1のゲート端子GTRGを接地電圧VSSにプリチャージするプリチャージNMOSトランジスタQ2と、このトランジスタQ2のゲート端子にパルス信号を供給するパルス発生回路11と、内部電源電圧VDDintの電圧降下を検知してパルス発生回路11を活性化する第2のオペアンプ12と、内部電源電圧VDDintと接地電圧VSSとの間に直列接続された3つの抵抗R10,R11,R12とを備えている。内部電源電圧VDDintが1.17Vを下回ると、所定期間だけプリチャージNMOSトランジスタQ2をオンさせて、出力トランジスタQ1のゲート電圧を急速に引き下げるため、内部電源電圧VDDintを迅速に引き上げることができる。また、プリチャージNMOSトランジスタQ2が短い周期でオン・オフを繰り返さないようにする。

請求項（抜粋）：

ソース端子またはドレイン端子に電圧出力端子が接続された出力トランジスタと、前記電圧出力端子の電圧が第1の電圧になるように前記出力トランジスタのゲート電圧を制御する出力トランジスタ制御回路と、前記電圧出力端子の電圧が前記第1の電圧より低い第2の電圧以下になったことを検出する電圧検出回路と、前記第2の電圧以下になったことが前記電圧検出回路により検出された時点から所定期間だけ前記出力トランジスタの出力電流を増大させる電流制御回路と、を備えることを特徴とする電圧制御回路。

IPC (2件)：

G05F 1/56 310 ,  G05F 1/56

FI (2件)：

G05F 1/56 310 H ,  G05F 1/56 310 C

Fターム (8件)：

5H430BB09 ,  5H430BB11 ,  5H430EE06 ,  5H430FF04 ,  5H430FF13 ,  5H430HH03 ,  5H430JJ07 ,  5H430LA08