特許

J-GLOBAL ID：200903090739389040

積和演算器

発明者： 浅井 栄一 ,  寺澤 直栄
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-339772
公開番号（公開出願番号）：特開平10-187659
出願日： 1996年12月19日
公開日（公表日）： 1998年07月21日
要約：

【要約】【課題】 マイコンの能率向上と高速演算ができる積和演算器を提供する。【解決手段】 バス調停回路19が外部バス7とバス25を繋げ、マイコン3が積和演算用メモリ21に乗数・被乗数データを格納する。マイコン3はDMAコントローラ15に積和演算用メモリ21の格納エリアの先頭アドレスと転送回数を設定する。マイコン3の演算開始指示でバス調停回路19はDMAコントローラ専用バス23とバス25を繋げ、DMAコントローラ15は積和演算用メモリ21の乗数・被乗数データを取り込む。取り込まれた乗数・被乗数データで積和演算が実行されている最中に、DMAコントローラ15は次の演算に使用する乗数・被乗数データを取り込み、マイコン3は他の制御処理が実行可能。DMAコントローラ15に設定されている転送回数だけ積和演算が実行され、積和演算結果は積和演算結果レジスタ13に保持された後、マイコン3に読み出される。

請求項（抜粋）：

乗数と被乗数との乗算を行う乗算手段、この乗算結果を累積加算する加算手段、及びこの加算結果を保持する積和演算結果保持手段からなる積和演算部と、該積和演算部全体を制御する積和演算部制御手段と、これら積和演算部と積和演算部制御手段との間で情報のやり取りをする外部バスとからなる積和演算器であって、前記積和演算部の外部に設けられ、前記積和演算部制御手段から前記外部バスを介して送られてくる乗数データ及び被乗数データをそれぞれの格納領域に格納する積和演算用メモリと、該積和演算用メモリに接続されるメモリ用バスと、前記積和演算部の内部に設けられ、前記積和演算部制御手段から前記外部バスを介して送られてくる前記積和演算用メモリの格納領域に対するアドレス情報及び演算回数情報が設定されるメモリアドレス制御手段と、該メモリアドレス制御手段と前記積和演算部の外部とを繋ぐメモリアドレス制御手段専用バスと、前記積和演算部制御手段から前記積和演算用メモリに乗数データ及び被乗数データを格納する際に前記外部バスと前記メモリ用バスとを繋げ、前記メモリアドレス制御手段が前記積和演算用メモリから乗数データ及び被乗数データを取り込む際に前記メモリアドレス制御手段専用バスと前記メモリ用バスとを繋げるバス調停手段とを備え、前記メモリアドレス制御手段は、前記積和演算部制御手段の演算開始指示により、設定されている前記アドレス情報を基に前記積和演算用メモリの格納領域から乗数データ及び被乗数データを取り込み、取り込んだ乗数データ、被乗数データ及び前記演算回数情報を前記積和演算部に提供することを特徴とする積和演算器。