特許
J-GLOBAL ID：200903090743665532
CPUの電源電圧監視回路
発明者：
出願人/特許権者：
代理人 (1件)：
大塚 康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-077578
公開番号（公開出願番号）：特開平8-274607
出願日： 1995年04月03日
公開日（公表日）： 1996年10月18日
要約：
【要約】【目的】高精度の基準電源及び比較回路を用いることなく、CPUの動作電圧低下に伴う機能不良が発生するのを防止し、システム全体のコストダウンを図れるCPUの電源電圧監視方法を提供する。【構成】CPU100の電源電圧100aが低下して、直列遅延回路300と並列遅延回路400とによって決まる伝搬遅延時間が増加して、電圧502aが増加し、比較回路600の所定電圧値603aより大きくなると、コンパレータ601の出力信号111aが反転してCPU300の所定端子から電圧電源低下信号として出力される。
請求項（抜粋）：
CPUに供給される電源電圧の低下を監視する電源電圧監視回路において、前記電源電圧を供給されて動作すると共に、前記CPUをなす内部素子自身により伝搬遅延時間を計測する伝搬遅延時間計測手段と、前記伝搬遅延時間計測手段の計測値が所定値以上となったことを検出する比較手段とを具備することを特徴とするCPUの電源電圧監視回路。
IPC (2件)：
FI (2件)：
H03K 17/28 C
, G06F 1/00 333 D
