特許
J-GLOBAL ID：200903090746413127
半導体メモリ
発明者：
出願人/特許権者：
代理人 (1件)：
小杉 佳男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-291534
公開番号（公開出願番号）：特開平6-139781
出願日： 1992年10月29日
公開日（公表日）： 1994年05月20日
要約：
【要約】【目的】一対一対応のデータも木構造のデータも双方を取扱うことのできる半導体メモリを提供する。【構成】検索する側の一致データを格納する第1の領域、検索される側の出力データを格納する第2の領域をそれぞれ2つに分け、2つの第1の領域のそれぞれに対し互いに独立にマスクをかけるマスク回路を備え、さらに出力データの一部を再度検索データとして取り込むか回部から入力された検索データだけで検索するかを選択できる構成とした。
請求項（抜粋）：
所定の出力データを構成する所定の第1及び第2の出力データがそれぞれ格納された第1及び第2の出力データ格納領域からなる多数の出力データ格納領域を備えた出力データ格納部、外部から第1の検索データを入力する第1の入力部、第2の検索データが格納されるレジスタ、及び外部から入力される検索データと前記出力データ格納部から読み出された前記第1の出力データを選択的に前記第2の検索データとして前記レジスタに入力する入力セレクタを備えた第2の入力部、それぞれ所定の第1及び第2の一致データが格納され、該第1及び第2の一致データと前記第1及び第2の入力部から入力された前記第1及び第2の検索データとをそれぞれ比較する第1及び第2の一致データ格納領域からなる、前記多数の出力データ格納領域のそれぞれに対応する多数の一致データ格納領域を備えた一致データ格納部、互いに対応する前記一致データ格納領域と前記出力データ格納領域との間にそれぞれ配置され、対応する前記一致データ格納領域を構成する前記第1及び第2の一致データ格納領域に格納された前記第1及び第2の一致データのそれぞれと前記第1及び第2の検索データのそれぞれとがいずれも一致するときに、対応する前記出力データ格納領域に格納された前記出力データの読出しを指令する一致信号を出力する一致検出回路を多数備えた一致検出部、前記多数の第1の一致データ格納領域を、該第1の一致データ格納領域に付された前記第1の一致データの如何に拘らず該第1の一致データと前記第1の検索データとが一致したものとして取扱うための第1のマスク回路、および前記多数の第2の一致データ格納領域を、該第2の一致データ格納領域に付された前記第2の一致データの如何に拘らず該第2の一致データと前記第2の検索データとが一致したものとして取扱うための第2のマスク回路を具備したことを特徴とする半導体メモリ。
IPC (2件)：
前のページに戻る
