特許
J-GLOBAL ID：200903090751389749
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
渡辺 喜平
公報種別：公開公報
出願番号（国際出願番号）：特願平11-238970
公開番号（公開出願番号）：特開2001-067890
出願日： 1999年08月25日
公開日（公表日）： 2001年03月16日
要約：
【要約】【課題】 本発明は、各バンクの冗長列アドレス判定回路を集約することによって小型化され、かつ、冗長列アドレス判定回路の回路素子および冗長列アドレス選択信号を共用化することによって製造原価の低減された、半導体記憶装置の提供を目的とする。【解決手段】 複数のバンク80を有する半導体記憶装置1において、各バンク80の冗長列70を選択する冗長列アドレス判定回路5を共用化することによって、具体的には、冗長列アドレス判定回路5の判定部を共用化することができるので、半導体記憶装置1を小型化するとともに、半導体記憶装置1の製造原価を低減することができる。
請求項（抜粋）：
正規メモリセル,冗長列,列選択デコーダ,列選択プリデコーダ及び冗長列選択バッファからなる複数のバンクと、列アドレスバッファを含む半導体記憶装置であって、この列アドレスバッファおよび少なくとも二以上の前記バンクの冗長列選択バッファと接続され、この接続された各バンクの冗長列のアドレス設定部からなるプログラム部と、このアドレス設定部の設定値と列アドレス信号を入力して前記冗長列の使用を判定する判定部によって構成される冗長列アドレス判定回路を備え、この冗長列アドレス判定回路は、前記プログラム部がバンク選択信号により選択されたバンクの冗長列の前記設定値を前記判定部に出力し、前記判定部が前記冗長列の使用を判定し、前記冗長列を使用するときは、前記選択されたバンクに、冗長列アドレス選択信号を出力することを特徴とする半導体記憶装置。
Fターム (3件)：
5L106CC04
, 5L106CC17
, 5L106GG01
