特許
J-GLOBAL ID:200903090759110824
キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人池内・佐藤アンドパートナーズ
公報種別:公開公報
出願番号(国際出願番号):特願2002-139150
公開番号(公開出願番号):特開2003-051427
出願日: 2002年05月14日
公開日(公表日): 2003年02月21日
要約:
【要約】【課題】 コンデンサを利用するための電気的接続と、シート表裏の電気的接続が独立し、ビアのインダクタンスによる悪影響が排除されたキャパシタシートを提供する。【解決手段】 電源層電極および接地層電極の間に誘電体層が挟持された積層体を少なくとも1組含む積層体シートと、前記誘電体層、前記電源層電極および前記接地層電極を貫通するスルーホール内に形成され、内部の前記電源層電極および前記接地層電極との間が絶縁壁により絶縁され、前記積層体シートの表裏を電気的に接続する表裏接続用貫通導体と、前記電源層電極、または前記接地層電極の一方のみが配置された領域に形成され、前記電源層電極または前記接地層電極と各々電気的に接続されたキャパシタ用貫通導体とを備えたキャパシタシートとする。
請求項(抜粋):
電源層電極および接地層電極の間に誘電体層が挟持された積層体を少なくとも1組含む積層体シートと、前記誘電体層、前記電源層電極および前記接地層電極を貫通するスルーホール内に形成され、内部の前記電源層電極および前記接地層電極との間が絶縁壁により絶縁され、前記積層体シートの表裏を電気的に接続する表裏接続用貫通導体と、前記電源層電極、または前記接地層電極の一方のみが配置された領域に形成され、前記電源層電極または前記接地層電極と各々電気的に接続されたキャパシタ用貫通導体とを備えたことを特徴とするキャパシタシート。
IPC (3件):
H01G 4/38
, H05K 3/46
, H01L 23/12
FI (4件):
H05K 3/46 N
, H05K 3/46 Q
, H01G 4/38 A
, H01L 23/12 B
Fターム (18件):
5E082BC14
, 5E082CC03
, 5E082JJ03
, 5E082JJ15
, 5E082JJ21
, 5E346AA42
, 5E346BB03
, 5E346BB04
, 5E346CC08
, 5E346DD02
, 5E346DD22
, 5E346EE24
, 5E346FF04
, 5E346FF45
, 5E346HH04
, 5E346HH05
, 5E346HH06
, 5E346HH25
前のページに戻る