特許
J-GLOBAL ID：200903090774244900
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平6-267734
公開番号（公開出願番号）：特開平8-130296
出願日： 1994年10月31日
公開日（公表日）： 1996年05月21日
要約：
【要約】【目的】製造工程やセル面積の増大を招くことなく、選択トランジスタのシート抵抗を下げることができる半導体装置を実現する。【構成】メモリセルと同様にフローティングゲート4およびコントロールゲート5が形成される選択トランジスタ6の、フローティングゲート4およびコントロールゲート5を副ビット線としてのポリシリコン配線層8と同じ材料、すなわち第3ポリシリコン層で接続したシャントトランジスタにより構成する。これにより、選択トランジスタ6の上面側に選択トランジスタ6の裏打ち用配線層15を全面に亘って走らせることができ、また、そのコンタクトも任意にとることができる。
請求項（抜粋）：
メモリアレイ内が選択トランジスタにより分割され、ビット線が主ビット線と副ビット線とからなる半導体装置であって、上記選択トランジスタが、フローティングゲートおよびコントロールゲートとを電気的に接続したシャントトランジスタで形成され、かつそのシャント材料が上記副ビット線と同じ材料で形成されている半導体装置。
IPC (4件)：
H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, H01L 29/78 371
