特許
J-GLOBAL ID：200903090777809495
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-087417
公開番号（公開出願番号）：特開平5-291402
出願日： 1992年04月09日
公開日（公表日）： 1993年11月05日
要約：
【要約】【目的】 ゲート配線に関し,プラズマ工程中にゲートに電荷が滞留しないようにしてデバイスの特性変動や破壊を防止することを目的とする。【構成】 半導体基板上にゲート絶縁膜を介してFET 1のゲート2を形成する工程と,該ゲート2を覆って該半導体基板上に第1の層間絶縁膜を堆積し,該第1の層間絶縁膜にコンタクトホール3を開口して該ゲート2の表面を露出させ,該コンタクトホール3を介して該ゲート2に接続する1層目配線4と,該配線4と切断されている1層目配線4’を形成する工程と,該1層目配線4,4’を覆って該半導体基板上に第2の層間絶縁膜を堆積し,該第2の層間絶縁膜にコンタクトホール5,5’を開口して該1層目配線4,4’の表面を露出させる工程と,該コンタクトホール5,5’を介して該1層目配線4,4’を接続する2層目配線6を形成する工程とを有するように構成する。
請求項（抜粋）：
半導体基板上にゲート絶縁膜を介してFET (1) のゲート(2)を形成する工程と,該ゲートを覆って該半導体基板上に第1の層間絶縁膜を堆積し,該第1の層間絶縁膜に第1のコンタクトホール(3)を開口して該ゲートの表面を露出させ,該第1のコンタクトホールを介して該ゲートに接続する第1の1層目配線(4)と,該第1の1層目配線と切断されている第2の1層目配線(4')を形成する工程と,該第1および第2の1層目配線を覆って該半導体基板上に第2の層間絶縁膜を堆積し,該第2の層間絶縁膜に第2および第3のコンタクトホール(5) ,(5')を開口して該第1および第2の1層目配線の表面を露出させる工程と,該第2および第3のコンタクトホールを介して該第1および第2の1層目配線を接続する2層目配線(6) を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/82
, H01L 21/3205
, H01L 21/90
H01L 21/82 W
, H01L 21/88 S
