特許

J-GLOBAL ID：200903090794583875

パワートレンチMOSゲート装置およびその製造方法

発明者： クリストファー・ココン
出願人/特許権者： インターシル コーポレーション
代理人 (1件)： 柏原 三枝子
公報種別：公開公報
出願番号（国際出願番号）：特願2000-091296
公開番号（公開出願番号）：特開2000-299464
出願日： 2000年03月29日
公開日（公表日）： 2000年10月24日
要約：

【要約】 (修正有)【課題】 スイッチングロスを改善し、オン抵抗を小さくしたパワートレンチMOSゲート装置を提供する。【解決手段】 重くドープした半導体基体201と、この基体上に第1導電型にドープしたN-エピタキシャル層202と第2導電型にドープしたウエル層215からなる上側層内に、絶縁層212で分離された深いトレンチゲート213とを設け、トレンチゲート213の下に強導電性ドレイン領域211を設ける。又、選択的な注入によりトレンチゲート213に隣接して第1導電型に重くドープしたソース領域216と第2導電型ウエル層215上部により重くドープした本体領域217を設ける。これによりドレイン領域211のオン抵抗を小さくできる。

請求項（抜粋）：

重くドープされた半導体基体と、前記基体上に配置された第1導電型にドープされた上側層と、前記上側層に配置され、絶縁層で前記上側層から分離されている導電材料を具えるトレンチゲートと、前記上側層内において前記トレンチゲートの下に位置する強導電性ドレイン領域とを具えるパワートレンチMOSゲート装置において、第1導電型の重くドープされたソース領域と、第1導電型と逆の第2導電型に重くドープされた本体領域とが前記上側層の上側表面に配置されており、前記上側層において前記ソースおよび本体領域の下に第2導電型の深いウエル領域が配置されており、この深いウエル領域が前記トレンチゲートの下に延在すると共に前記強導電性ドレイン領域に隣接しており、前記強導電性ドレイン領域が前記ドープされた上側層より重くドープされていることを特徴とするパワートレンチMOSゲート装置。

IPC (5件)：

H01L 29/78 653 ,  H01L 29/78 ,  H01L 29/78 652 ,  H01L 29/78 655 ,  H01L 29/74

FI (6件)：

H01L 29/78 653 A ,  H01L 29/78 653 C ,  H01L 29/78 652 C ,  H01L 29/78 652 H ,  H01L 29/78 655 C ,  H01L 29/74 F